高频三极管及其制作方法与流程

【技术领域】

本发明涉及半导体器件技术领域，特别地，涉及一种高频三极管及其制作方法。

背景技术：

高频三极管区别于普通三极管的特征主要是其晶体管特征尺寸小、击穿电压低、特征频率极高，制作工艺难度大。其一般应用在vhf、uhf、catv、无线遥控、射频模块等高频宽带低噪声放大器上，这些使用场合大都用在低电压、小信号、小电流、低噪声条件下。

为达到最高的特征频率，必须尽可能降低器件的寄生电容，尽可能将其发射区及基区结深做浅。传统的高频三极管通常采用多晶发射极工艺，减小发射极结深，提升频率。

为进一步提升频率，还会在管芯周围刻蚀一圈隔离槽，使管芯区域的n型集电区，与周边n型外延完全隔离，缩减集电区面积，减少集电极结电容。

然而，在现有高频三极管结构中，为减少三极管的饱和压降，采用了低阻的n型埋层及dnw(也称低磷扩散低阻层或磷桥)作为集电极的引出。dnw必须要通过热扩散连接到n+埋层。

当n型外延层厚度较厚时，dnw要连接到底部的n型埋层，需要通过一个很长时间按的高温炉管扩散工艺，dnw掺杂在往下扩散的同时，也会横向扩散，而导致集电极的面积增大，影响器件集成度。并且导致集电极结电容增大，器件频率降低。

技术实现要素：

本发明的其中一个目的在于为解决上述问题而提供一种高频三极管及其制作方法。

一种高频三极管，其包括p型衬底、形成于所述p型衬底上的n型外延层、形成于所述p型衬底与所述n型外延层之间的n型埋层、贯穿所述n型外延层与所述n型埋层的引出沟槽、位于所述引出沟槽中的集电极引出结构、连接所述集电极引出结构的集电极、形成于所述n型外延层表面的基区、形成于所述基区表面的发射区、连接所述发射区的发射极、及连接所述基区的基极，所述集电极引出结构包括位于所述引出沟槽内壁的低磷扩散低阻层及位于所述引出沟槽中所述低磷扩散低阻层内侧的第一多晶硅，所述第一多晶硅为高浓p掺杂的低阻多晶硅。

在一种实施方式中，所述高频三极管还包括贯穿所述n型外延层并延伸至所述p型衬底中的隔离沟槽、形成于所述n型外延层上及所述隔离沟槽内壁的氧化层、形成于所述隔离沟槽中的氧化层上的第二多晶硅、及形成于所述氧化层及所述第二多晶硅上的介质层。

在一种实施方式中，所述氧化层及所述介质层还包括贯穿的第一通孔、第二通孔及第三通孔，所述发射极通过所述第一通孔连接所述发射区，所述基极通过所述第二通孔连接所述基区，所述集电极通过所述第三通孔连接所述集电极引出结构。

在一种实施方式中，所述集电极通过所述第三通孔连接所述第一多晶硅。

在一种实施方式中，所述发射极包括第三多晶硅及金属层，所述第三多晶硅位于所述第一通孔中及邻近所述第一通孔的介质层表面，所述金属层位于第三多晶硅上。

一种高频三极管的制作方法，其包括如下步骤：

提供p型衬底，在所述p型衬底上形成n型埋层，在所述p型衬底及n型埋层上形成n型外延层；

形成贯穿所述n型外延层并延伸至所述p型衬底中的隔离沟槽及贯穿所述n型外延层并延伸至所述n型埋层中的引出沟槽，在所述n型外延层表面、所述隔离沟槽及所述引出沟槽表面形成氧化层；

利用第一光刻胶作为掩膜刻蚀所述氧化层去除所述引出沟槽表面的氧化层；

去除第一光刻胶，在所述氧化层表面及所述引出沟槽中形成多晶硅层；

干法回刻所述多晶硅层从而去除所述n型外延层上方的氧化层上的多晶硅，所述引出沟槽及所述隔离沟槽中的多晶硅被保留；

采用推阱工艺使得所述引出沟槽中的多晶硅向所述n型埋层、所述p型衬底及所述n型外延层扩散从而在所述引出沟槽中的多晶硅外侧形成低磷扩散低阻层，所述低磷扩散低阻层与所述引出沟槽中的多晶硅构成集电极引出结构；

形成位于所述n型外延层表面的基区、及位于所述基区表面的发射区；及

形成连接所述发射区的发射极、连接所述基区的基极、及连接所述集电极引出结构的集电极。

在一种实施方式中，所述方法中，所述推阱工艺的温度在1050至1100摄氏度的范围内，所述推阱工艺的时间小于等于1小时。

在一种实施方式中，采用推阱工艺使得所述引出沟槽中的多晶硅向所述n型埋层、所述p型衬底及所述n型外延层扩散从而在所述引出沟槽中的多晶硅外侧形成低磷扩散低阻层的步骤中，所述扩散的深度小于等于1um。

在一种实施方式中，所述氧化层的厚度在300埃至1000埃的范围内。

在一种实施方式中，所述利用第一光刻胶作为掩膜刻蚀所述氧化层去除所述引出沟槽表面的氧化层的步骤中，所述第一光刻胶中具有对应所述引出沟槽的刻蚀沟槽，所述刻蚀沟槽的尺寸大于所述引出沟槽的尺寸。

相较于现有技术，本发明通过在原dnw的位置刻蚀一个连接到n型埋层的引出沟槽，在所述引出沟槽内部填充高浓p掺杂的低阻多晶硅的方法来取代原有dnw，本发明的dnw具有更低的导通电阻，以及更小的横向扩散尺寸，可以在降低器件饱和压降的同时，提升器件的频率。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明一较佳实施方式的高频三极管的结构示意图。

图2为图1所示高频三极管的制作方法的流程图。

图3至图7是图2所示高频三极管的制作方法的各步骤的结构示意图。

主要元件符号说明

p型衬底11；n型外延层13；n型埋层12；引出沟槽131；集电极引出结构14；集电极23；基区17；发射区18；隔离沟槽132；氧化层15；第二多晶硅143；介质层16；发射极21；基极22；第一通孔161；第二通孔162；第三通孔163

【具体实施方式】

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明一较佳实施方式的高频三极管的结构示意图。所述高频三极管10包括p型衬底11、形成于所述p型衬底11上的n型外延层13、形成于所述p型衬底11与所述n型外延层13之间的n型埋层12、贯穿所述n型外延层13与所述n型埋层12的引出沟槽131、位于所述引出沟槽131中的集电极引出结构14、连接所述集电极引出结构14的集电极23、形成于所述n型外延层13表面的基区17、形成于所述基区17表面的发射区18、贯穿所述n型外延层13并延伸至所述p型衬底12中的隔离沟槽132、形成于所述n型外延层13上及所述隔离沟槽132内壁的氧化层15、形成于所述隔离沟槽132中的氧化层15上的第二多晶硅143、形成于所述氧化层15及所述第二多晶硅143上的介质层16、连接所述发射区18的发射极21、及连接所述基区17的基极22。

其中，所述集电极引出结构14包括位于所述引出沟槽131内壁的低磷扩散低阻层141及位于所述引出沟槽131中所述低磷扩散低阻层141内侧的第一多晶硅142，所述第一多晶硅142为高浓p掺杂的低阻多晶硅

本实施方式中，所述氧化层15及所述介质层16还包括贯穿的第一通孔161、第二通孔162及第三通孔163，所述发射极21通过所述第一通孔161连接所述发射区18，所述基极22通过所述第二通孔162连接所述基区17，所述集电极23通过所述第三通孔163连接所述集电极引出结构14。

具体地，所述集电极23通过所述第三通孔163连接所述第一多晶硅142。所述发射极21包括第三多晶硅211及金属层212，所述第三多晶硅211位于所述第一通孔16中及邻近所述第一通孔161的介质层16表面，所述金属层212位于所述第三多晶硅211上。

请参阅图2-图7，图2为图1所示高频三极管10的制作方法的流程图，图3至图7是图2所示高频三极管10的制作方法的各步骤的结构示意图。所述高频三极管的制作方法包括步骤s1-s8。

步骤s1，请参阅图3，提供p型衬底11，在所述p型衬底11上形成n型埋层12，在所述p型衬底11及n型埋层12上形成n型外延层13。

步骤s2，请参阅图4，形成贯穿所述n型外延层13并延伸至所述p型衬底11中的隔离沟槽131及贯穿所述n型外延层13并延伸至所述n型埋层12中的引出沟槽132，在所述n型外延层13表面、所述隔离沟槽131及所述引出沟槽132表面形成氧化层15。其中，所述氧化层的厚度在300埃至1000埃的范围内。

步骤s3，请参阅图5，利用第一光刻胶作为掩膜刻蚀所述氧化层15去除所述引出沟槽131表面的氧化层15。

所述步骤s3中，所述第一光刻胶中具有对应所述引出沟槽131的刻蚀沟槽，所述刻蚀沟槽的尺寸可以略大于所述引出沟槽131的尺寸，以保证所述引出沟槽131内壁氧化层15被完全去除，。

步骤s4，请参阅图6，去除第一光刻胶，在所述氧化层15表面及所述引出沟槽131中形成多晶硅层。

步骤s5，请参阅图7，干法回刻所述多晶硅层从而去除所述n型外延层13上方的氧化层15上的多晶硅，所述引出沟槽131及所述隔离沟槽132中的多晶硅142、143被保留。

步骤s6，请参阅图7，采用推阱工艺使得所述引出沟槽131中的多晶硅向所述n型埋层12、所述p型衬底11及所述n型外延层13扩散从而在所述引出沟槽131中的多晶硅142外侧形成低磷扩散低阻层141，所述低磷扩散低阻层141与所述引出沟槽131中的多晶硅构成集电极引出结构14。

其中，所述推阱工艺的温度在1050至1100摄氏度的范围内，所述推阱工艺的时间小于等于1小时。所述引出沟槽131中的多晶硅142向所述n型埋层12、所述p型衬底11及所述n型外延层13扩散的深度小于等于1um。

步骤s7，请参阅图1，形成位于所述n型外延层13表面的基区17、及位于所述基区17表面的发射区18。

步骤s8，请参阅图1，形成连接所述发射区18的发射极21、连接所述基区17的基极22、及连接所述集电极引出结构14的集电极23。

其中，可以理解，所述步骤s7与s8中现有形成所述基区17、发射区18、所述发射极21、所述基极22、及所述集电极23的工艺可以采用现有习知工艺，此处就不再详述步骤s7与s8的具体步骤。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。