本申请主张在2016年12月30日在韩国知识产权局提出申请的韩国专利申请第10-2016-0184354号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
技术领域
本发明概念涉及一种电子装置封装，且更具体来说，涉及一种包括集成电路装置、存储装置、及无源装置的电子装置封装。
背景技术：
在电子元件封装中，在板衬底或封装衬底上安装有例如集成电路、存储器、无源装置等电子组件。由于需要更小且更紧凑的电子装置，因此例如集成电路等电子装置的组件变得集成度更高。因此，需要减小板衬底或封装衬底上的电子组件的安装区域的大小或“占用面积(footprint)”。
技术实现要素：
根据本发明概念的一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；插板，位于所述封装衬底上方且电连接到所述封装衬底；处理装置，位于所述插板上方且电连接到所述插板；至少一个高带宽存储装置，位于所述插板上方且电连接到所述插板及所述处理装置；电源管理集成电路装置，位于所述插板上方且电连接到所述插板及所述处理装置；以及无源装置，位于所述插板上或所述插板内部，且电连接到所述电源管理集成电路装置。
根据本发明概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；上部插板，位于所述下部插板上方且电连接到所述下部插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述上部插板上方且电连接到所述上部插板及所述处理装置；以及无源装置，位于所述下部插板及所述上部插板内部且电连接到所述电源管理集成电路装置。
根据本发明概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底；下部插板，位于所述封装衬底上方且电连接到所述封装衬底；中间插板，位于所述下部插板上方且电连接到所述下部插板；上部插板，位于所述中间插板上方且电连接到所述中间插板；处理装置，位于所述上部插板上方且电连接到所述上部插板；至少一个高带宽存储装置，位于所述上部插板上方且电连接到所述处理装置；电源管理集成电路装置，位于所述中间插板内部且电连接到所述上部插板及所述处理装置；以及无源装置，位于所述下部插板及所述中间插板内部且电连接到所述电源管理集成电路装置。
根据本发明概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底，具有衬底本体，所述衬底本体具有顶表面及底表面；多个第一连接端子，设置在所述衬底本体上且专用于将所述电子装置封装电连接到外部装置；多个第二连接端子，设置在所述衬底本体的所述顶表面上；插板，设置在所述封装衬底的所述衬底本体的所述顶表面上且通过所述多个第二连接端子电连接到所述封装衬底，所述插板包括插板本体及穿过所述插板本体垂直地延伸的多个穿孔；处理器，设置在所述插板上方且电连接到所述插板的所述多个穿孔；至少一个高带宽存储器，设置在所述插板上方且通过所述插板电连接到所述处理器；电源管理集成电路，电连接到所述处理器；以及无源电子组件，设置在所述插板的所述插板本体上或所述插板本体内且电连接到所述电源管理集成电路。
根据本发明概念的另一方面，提供一种电子装置封装，所述电子装置封装包括：封装衬底，包括衬底本体；多个连接端子，设置在所述衬底本体上；处理器；至少一个高带宽存储器；电源管理集成电路；中间结构，包括至少一个插板，所述至少一个插板插置在所述处理器和所述至少一个高带宽存储器此两者与所述封装衬底之间，且所述处理器及所述至少一个高带宽存储器安装到所述至少一个插板上；以及无源电子组件，设置在所述中间结构的所述插板的所述插板本体上或所述插板本体内，且在所述电子装置封装中，每一个插板包括插板本体及多个穿孔，所述多个穿孔穿过所述插板本体垂直地延伸且电连接到所述封装衬底的所述多个连接端子，所述处理器设置在所述中间结构上且电连接到所述中间结构的所述至少一个插板的所述多个穿孔，以通过所述至少一个插板电连接到所述封装衬底的所述多个连接端子，所述至少一个高带宽存储器在所述处理器旁边设置在所述中间结构上，且通过所述中间结构电连接到所述处理器，所述无源电子组件设置在所述中间结构的所述插板的所述插板本体上或所述插板本体内且电连接到所述电源管理集成电路，且所述电源管理集成电路通过所述中间结构电连接到所述处理器。
附图说明
通过结合附图阅读本发明概念的实例的以下详细说明，将更清楚地理解本发明概念，在附图中：
图1是根据本发明概念的电子装置封装的实例的剖视图。
图2是图1所示电子装置封装的无源装置的放大图。
图3是图1所示电子装置封装的插板的放大图。
图4是图3所示插板的部分“B”的放大图。
图5是图1所示电子装置封装中所示出的高带宽存储装置的放大图。
图6A、图6B及图6C是根据本发明概念的电子装置封装的实例的电子元件的位置关系的布局图。
图7是根据本发明概念的电子装置封装的实例的剖视图。
图8及图9是图7所示电子装置封装的部分“C”的放大图。
图10是根据本发明概念的电子装置封装的实例的剖视图。
图11是根据本发明概念的电子装置封装的实例的剖视图。
图12是根据本发明概念的电子装置封装的实例的剖视图。
图13A是根据本发明概念的电子装置封装的实例的剖视图。
图13B是图13A所示电子装置封装的无源装置的剖视图。
图14A及图14B分别是可在根据本发明概念的电子装置封装中使用的无源装置的局部剖视图及局部俯视图。
图15是根据本发明概念的实例的电子装置封装的实例的剖视图。
图16是包括根据本发明概念的电子装置封装的电子系统的方框图。
图17是包括根据本发明概念的电子装置封装的电子系统的方框图。
具体实施方式
在下文中，将参照附图详细阐述本发明概念的实例。此外，尽管图式示出多个特定元件或特征，然而为简洁起见，本说明可只提及单个这种元件或特征。另外，以下实例的各种特征可组合使用。因此，本发明概念并非仅限于所公开的实例中的任意单个实例。
图1说明根据本发明概念的电子装置封装100的主要部分。
电子装置封装100包括封装衬底102。封装衬底102可为印刷电路板。在封装衬底102下方可设置有第一连接端子104。第一连接端子104可为焊料凸块或焊料球。封装衬底102可具有衬底本体及设置在封装衬底102的衬底本体内部的第一互连层106。第一互连层可包括导电配线图案。为方便起见，仅示出第一互连层106的一部分。
插板110可位于封装衬底102上方。插板110可电连接到封装衬底102。插板110具有可被称为插板衬底的插板本体。插板本体可为硅衬底。在插板110下方可设置有第二连接端子112。第二连接端子112可为焊料凸块或焊料球。插板110也可包括第一硅穿孔113、第二互连层114、以及第三互连层116及118。为方便起见，第三互连层116与118被示出为仿佛彼此分离的。然而，在一个或多个实施例中，第三互连层116与118可连接到彼此。在一个实例中，第三互连层116及118可电连接到第二互连层114。
第一硅穿孔113可在插板110的顶表面与底表面之间穿过插板110的一部分。第二互连层114可电连接到第一硅穿孔113。图1所示的第一硅穿孔113在插板110的顶表面与底表面之间仅穿过插板110的一部分。然而，在一个实例中，第一硅穿孔113可在插板110的顶表面与底表面之间完全穿过插板110。后面将详细阐述第一硅穿孔113及第二互连层114。
在插板110内部设置有无源装置132。无源装置包括至少一个无源电子组件。如在所属领域中众所周知，用语“无源”在用于阐述电子组件时是指组件具有以下固有特性的事实：在电路中，组件不依赖于向其供应的电力。无源装置132可为电感器。无源装置132可包括在插板110的顶表面与底表面之间穿过的多个第二硅穿孔136、以及连接第二硅穿孔136的重布线层137。将详细阐述封装100的包括无源装置132的部分A。
处理装置(或简称为“处理器”)120可位于插板110上方，且可经由第三连接端子122电连接到插板110。第三连接端子122可为焊料凸块或焊料球。处理装置120可为能够控制电子装置封装100的控制芯片。
处理装置120可包括设置在晶片上的至少一个有源装置。晶片可包括元素半导体(elemental semiconductor)、化合物半导体、或合金半导体。元素半导体的实例是硅及锗。化合物半导体的实例包括碳化硅、砷化鎵、磷化镓、磷化铟、砷化铟、及锑化铟。合金半导体的实例可包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、及其组合。
在一个或多个实例中，晶片可包含非半导体材料。非半导体材料的实例包括玻璃、熔融石英、氟化钾、及其组合。有源装置的实例是晶体管及二极管。晶体管的实例包括金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)、互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)晶体管、双极结型晶体管(bipolar junction transistor，BJT)、高压晶体管、高频晶体管、p型沟道场效晶体管(p-type channel field-effect transistor，PFET)及/或n型沟道场效晶体管(n-type channel field-effect transistor，NFET)、鳍型场效晶体管(Fin field-effect transistor，FinFET)、及具有升高式源极/漏极(raised source/drain)的平面MOS晶体管。
在一个或多个实例中，处理元件120可包括中央处理器(central processing unit，CPU)、图形处理器(graphic processing unit，GPU)、及数字信号处理器(digital signal processor，DSP)。处理元件120可包括应用处理器(application processor，AP)。在一个或多个实例中，应用处理器可为无线通信应用或应用专用集成电路(application-specific IC，ASIC)。
高带宽存储(high bandwidth memory，HBM)装置128安装在插板110上方，且经由第三互连层116电连接到处理装置120。高带宽存储装置128包括至少一个高带宽存储器(HBM)。高带宽存储装置128可经由第四连接端子130电连接到插板110。高带宽存储装置128可为包括缓冲器芯片128a及高带宽存储芯片128b的芯片堆叠，且这些芯片可经由芯片硅穿孔(参见图5的140)进行连接。
作为一个实例，图1所示高带宽存储装置128包括四个高带宽存储芯片128b。包括四个高带宽存储芯片128b的高带宽存储装置128可具有100GB/s(吉字节/秒)或大于100GB/s的带宽。在一个实例中，高带宽存储装置128包括八个高带宽存储芯片128b。包括八个高带宽存储芯片128b的高带宽存储装置128可具有256GB/s(吉字节/秒)或大于256GB/s的带宽。
电源管理集成电路(power management integrated circuit，PMIC)装置124(或简称为“电源管理集成电路”)可位于插板110上方，且可经由第三互连层118电连接到插板110及处理元件120。电源管理集成电路装置124可经由第五连接端子126连接到位于电源管理集成电路装置124下方的无源装置132。
顾名思义，电源管理集成电路(PMIC)接收供应到封装装置100的电力并控制及管理向封装装置的电子组件进行的电力供应。在这个实例中，电源管理集成电路装置124向处理装置120及高带宽存储装置128提供电力并控制所述电力。当无源装置132连接到电源管理集成电路装置124时，电力是可控制的且可被稳定地提供到处理装置120及高带宽存储装置128。图1所示的无源装置132是电感器。然而，如果封装装置的应用需要(即，在根据本发明概念的其他实例中)，则无源装置132是电容器。
当无源装置132(例如，电感器)位于电源管理集成电路装置124正下方时，电子装置封装100内部的电感器的性能可得到改善。然而，无源装置132可设置在除位于电源管理集成电路装置124正下方的区域之外的其他区域中。
在根据本发明概念的电子装置封装100中，由插板110组成的中间结构插置在处理装置120及高带宽存储装置128这二者与封装衬底102之间。更具体来说，电源管理集成电路装置124、处理装置120、及高带宽存储装置128安装在插板110上，且无源装置132可设置在插板110内部。因此，在电子装置封装100的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至位于电子装置封装100内的处理装置及高带宽存储装置)，从而使其性能最大化。
图2是图1所示电子装置封装100的无源装置132的放大图。
无源装置132可如上所述为电感器。无源装置132可包括第二硅穿孔136及重布线层137-1及137-2，第二硅穿孔136填充在插板110的顶表面S1与底表面S2之间穿过或延伸的贯穿孔134，重布线层137-1及137-2在水平方向上连接第二硅穿孔136。如果需要，则可在重布线层137-1及137-2上设置重布线垫138及139。
图3是图1所示电子装置封装100的插板110的放大图。
插板110可包括本体层110bd、第一硅穿孔113、顶部垫109、顶部绝缘层117、第二互连层114、互连垫119、及第二连接端子112。插板110可用作使处理装置120、高带宽存储装置128、及电源管理集成电路装置124中的相对小的那些能够安装到封装衬底102的介质。
本体层110bd可用作支撑衬底。第一硅穿孔113可穿过本体层110bd，且第一硅穿孔113的两端可分别连接到顶部垫109及第二连接端子112。第二连接端子112可包括垫112a及焊料凸块112b。
顶部绝缘层117可设置在本体层110bd及顶部垫109上，且可包含绝缘材料，例如，氧化物或氮化物。第二互连层114可设置在顶部绝缘层117内部，且可将顶部垫109电连接到互连垫119。将结合图4详细阐述第二互连层114的结构。
互连垫119可设置在顶部绝缘层117上。相邻的第一硅穿孔113之间的距离、相邻的顶部垫109之间的距离、及相邻的第二连接端子112之间的距离可分别大于相邻的互连垫119之间的距离。这是因为下伏的封装衬底102是标准化的，且因此，第一硅穿孔113、顶部垫109、及第二连接端子112被设置成与封装衬底102对应。顶部垫109与互连垫119之间的距离失配可通过第二互连层114来解决。
图4是图3所示插板110的部分“B”的放大图。
第二互连层114可设置在顶部绝缘层117内部。顶部垫109可电连接到及/或实体连接到第一硅穿孔113。第三连接端子(参见图1的130)设置在互连垫119上，且因此，使插板110电连接到及/或实体连接到处理装置120或高带宽存储装置128。第二互连层114可将互连垫119电连接到顶部垫109。
互连垫119可比顶部垫109配置地更密集。举例来说，相邻的互连垫119之间的间距或距离d1可小于相邻的顶部垫109的间距或距离d2，且相邻的互连垫119之间的间距或距离d1可小于相邻的第一硅穿孔113之间的间距或距离d3。在这种情形中，第二互连层114可为具有重布线配线图案的重布线层。
互连垫119可具有比顶部垫109小的占用面积(区域)。互连垫119及顶部垫109可分别包含导电材料，例如铝或铜。第一硅穿孔113可包括障壁金属层113bm、互连金属层113wr、及间隔壁绝缘层113si。
图5是图1所示高带宽存储装置128的放大图。
如结合图1所解释，高带宽存储装置128可经由第四连接端子130电连接到插板110。在高带宽存储装置128中，高带宽存储芯片128b可堆叠在缓冲器芯片128a上。高带宽存储装置128可为其中芯片彼此堆叠的堆叠结构，且所述堆叠结构的各芯片可经由芯片硅穿孔140进行连接。
芯片硅穿孔140可穿过缓冲器芯片128a及高带宽存储芯片128b。在缓冲器芯片128a与高带宽存储芯片128b之间以及在相邻的高带宽存储芯片128b之间可插置有垫。然而，为易于例示起见，未在图5中示出所述垫。在图5中堆叠的高带宽存储芯片128b的数目是四个，但本发明概念并非仅限于此。
图6A至图6C是构成根据本发明概念的电子装置封装的电子元件的位置关系的实例的布局图。
在图6A所示的电子装置封装的布局142中，处理装置120位于插板110的中心处。高带宽存储装置128位于处理装置120的所有四个侧(布局中的上部、下部、左侧及右侧)上。电源管理集成电路装置124可位于这些高带宽存储装置128中的两个高带宽存储装置128旁边。
在图6B所示的电子装置封装的布局144中，处理装置120位于插板110的中心处。高带宽存储装置128可位于处理装置120的相对两侧上(布局中的左侧及右侧)。电源管理集成电路装置124可在高带宽存储装置128所位于的相对两侧之间位于处理装置120的一侧处(布局中的顶侧处)。
在图6C所示的电子装置封装的布局146中，处理装置120位于插板110的侧部处。高带宽存储装置128可位于处理装置120的一部分的周围。电源管理集成电路装置124可在插板的与处理装置120所位于的侧部相对的侧部上位于高带宽存储装置128的一侧处。
如上所述，关于电子装置封装的布局142、144及146，处理装置可以与电源管理集成电路装置及高带宽存储装置的各种配置在水平方向上间隔开的方式设置在插板上。可能存在除所示出的布局之外的其他布局，也就是说，本发明概念并非仅限于图6A至图6C所示的实例。
图7说明根据本发明概念的电子装置封装200的主要部分。图8及图9是图7所示电子装置封装的部分“C”的放大图。
除了电源管理集成电路装置124的位置及无源装置132-1的形状之外，电子装置封装200可与图1所示电子装置封装100相同。参照图7，本文中将省略或简要提供与结合图1所作出的说明相同的说明。
在电子装置封装200中，插板110位于封装衬底102上方。在插板110上方提供处理装置120、高带宽存储装置128、及电源管理集成电路装置124。电源管理集成电路装置124可位于高带宽存储装置128的一侧处。
在电源管理集成电路装置124下方、在插板110内部可设置有无源装置132-1(例如，图8及图9所示电感器132-1a或电感器132-1b)。无源装置132-1(例如，电感器)可设置在电源管理集成电路装置124正下方。当无源装置132-1如上所述设置在电源管理集成电路装置124正下方时，电子装置封装200内部的电感器的性能可得到改善。
图8所示的电感器132-1a可包括位于插板110的绝缘层152上方的矩形的螺旋的互连图案层150。图9所示电感器132-1b可包括位于插板110的绝缘层152上的圆形、环形或螺旋的互连图案层150a。不同于图1，电感器132-1不包括穿过插板110的硅穿孔。因此，电感器132-1可容易地设置在插板110内部。
如上所述，在根据本发明概念的电子装置封装200中，由插板110组成的中间结构插置在封装衬底与处理装置120及高带宽存储装置128二者之间。更具体来说，电源管理集成电路装置124、处理装置120、及高带宽存储装置128可安装在插板110上方，且无源装置132-1可容易地设置在插板110内部。因此，在电子装置封装200的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至位于电子装置封装200内的处理装置及高带宽存储装置)，从而使其性能最大化。
图10说明根据本发明概念的电子装置封装300的主要部分。
除了提供包括上部插板110b及下部插板110a的多个插板、及包括下部无源装置132a及上部无源装置132b的多个无源装置之外，电子装置封装300可与图1所示电子装置封装100相同。参照图10，本文中将省略或简要提供与结合图1所作出的说明相同的说明。
电子装置封装300包括封装衬底102。在封装衬底102下方可设置有第一连接端子104。在封装衬底102内部可设置有第一互连层106。
下部插板110a可位于封装衬底102上方。下部插板110a可电连接到封装衬底102。下部插板110a可为硅衬底。在下部插板110a下方可设置有第二连接端子112。
下部插板110a可包括第一硅穿孔113a及第二互连层114a。第一硅穿孔113a可在下部插板110a的顶表面与底表面之间穿过下部插板110a的一部分。第二互连层114a可电连接到第一硅穿孔113a。图10所示第一硅穿孔113a在下部插板110a的顶表面与底表面之间穿过下部插板110a的仅一部分。然而，在另一个实例中，第一硅穿孔113a在下部插板110a的顶表面与底表面之间完全穿过下部插板110a。
在下部插板110a内部可设置有下部无源装置132a。下部无源装置132a可为下部电感器。下部无源装置132a可包括多个第二硅穿孔136a及第一重布线层137a，所述多个第二硅穿孔136a在下部插板110a的顶表面与底表面之间穿过，第一重布线层137a连接第二硅穿孔136a。
在下部插板110a内部可设置有下部无源装置132c(例如，电容器)。所述电容器可包括设置在下部插板110a内部的多个互连图案层156。被配置为电容器的下部无源装置132c可经由第二互连层114a电连接到被配置为电感器的下部无源装置132a。
上部插板110b可位于下部插板110a上方。上部插板110b可经由第五连接端子133电连接到下部插板110a。上部插板110b可具有与下部插板110a的结构相似的结构。上部插板110b可包括第三硅穿孔113b及第四互连层114b。
第三硅穿孔113b可在上部插板110b的顶表面与底表面之间且可穿过上部插板110b的一部分。第四互连层114b可电连接到第三硅穿孔113b。图10所示第三硅穿孔113b在上部插板110b的顶表面与底表面之间且仅穿过上部插板110b的一部分。然而，在另一个实例中，第三硅穿孔113b在上部插板110b的顶表面与底表面之间完全穿过上部插板110b。
在上部插板110b内部可设置有上部无源装置132b。上部无源装置132b可为上部电感器。上部无源装置132b可包括多个第四硅穿孔136b及第二重布线层137b，所述多个第四硅穿孔136b穿过上部插板110b的顶表面与底表面之间，第二重布线层137b连接第四硅穿孔136b。
处理装置120可位于上部插板110b上方，且可经由第三连接端子122电连接到上部插板110b。处理装置120可为能够控制电子装置封装300的控制芯片。
高带宽存储装置128安装在上部插板110b上方，且经由第三互连层116电连接到处理装置120。高带宽存储装置128可经由第四连接端子130电连接到上部插板110b。高带宽存储装置128可为包括缓冲器芯片128a及高带宽存储芯片128b的芯片堆叠，且这些芯片可经由芯片硅穿孔(参见图5的140)进行连接。
电源管理集成电路装置124可位于上部插板110b上方，且可经由第三互连层118电连接到上部插板110b及处理元件120。电源管理集成电路装置124可经由第五连接端子126连接到位于电源管理集成电路装置124下方的上部无源装置132b。上部无源装置132b可经由第五连接端子133连接到下部无源装置132a。
电源管理集成电路装置124向处理装置120及高带宽存储装置128提供电力并控制所述电力。当上部无源装置132b及下部无源装置132a连接到电源管理集成电路装置124时，电力是可控制的且可被稳定地供应到处理装置120及高带宽存储装置128，且所供应的电力可得到控制。
当上部无源装置132b及下部无源装置132a(例如，电感器)设置在电源管理集成电路装置124正下方时，电子装置封装300内部的电感器的性能可得到改善。在一些实例中，上部无源装置132b及下部无源装置132a设置在除位于电源管理集成电路装置124正下方的区域之外的其他区域中。
如上所述，在根据本发明概念的电子装置封装300中，包括下部插板110a及上部插板110b的中间结构插置在处理装置120及高带宽存储装置128这二者与封装衬底102之间。更具体来说，在电子装置封装300中，电源管理集成电路装置124、处理装置120、及高带宽存储装置128安装在上部插板110b上，且无源装置132a、132b、及132c设置在下部插板110a及上部插板110b内部。因此，在电子装置封装300的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(提供至电子装置封装300的处理装置)，从而使其性能最大化。
图11说明根据本发明概念的电子装置封装400的主要部分。
除了提供包括上部插板110b、下部插板110a、及中间插板110c的多个插板、提供多个无源装置132a、132b、132c及132d、以及电源管理集成电路装置124设置在插板中的任意一个插板内之外，电子装置封装400可
与图1所示电子装置封装100相同。参照图11，本文中将省略或简要提供与结合图1所作出的说明相同的说明。
电子装置封装400包括封装衬底102。在封装衬底102下方可设置有第一连接端子104。在封装衬底102内部可设置有第一互连层106。
下部插板110a可位于封装衬底102上方。下部插板110a可电连接到封装衬底102。下部插板110a可为硅衬底。在下部插板110a下方可设置有第二连接端子112。
下部插板110a可包括第一硅穿孔113a及第二互连层114a。第一硅穿孔113a可在下部插板110a的顶表面与底表面之间穿过下部插板110a的一部分。第二互连层114a可电连接到第一硅穿孔113a。
在下部插板110a内部可设置有下部无源装置132a-1。下部无源装置132a-1可为下部电感器。下部无源装置132a-1(即，下部电感器)可包括第二硅穿孔136a及第一重布线层137a-1，第二硅穿孔136a在下部插板110a的顶表面与底表面之间穿过，第一重布线层137a-1连接第二硅穿孔136a。
在下部插板110a内部可设置有下部无源装置132c(例如，电容器)。所述电容器可包括设置在下部插板110a内部的多个互连图案层156a。被配置为电容器的下部无源装置132c可经由第二互连层114a电连接到被配置为电感器的下部无源装置132a-1。
中间插板110c可位于下部插板110a上方。中间插板110c可经由第六连接端子135电连接到下部插板110a。中间插板110c可具有与下部插板110a的结构相似的结构，但电源管理集成电路装置124可位于中间插板110c内部。
中间插板110c可包括第五硅穿孔113c及第五互连层114c。第五硅穿孔113c可为在中间插板110c的顶表面与底表面之间穿过中间插板110c的一部分的通路互连层。第五互连层114c可电连接到第五硅穿孔113c。
在中间插板110c内部可设置有中间无源装置132c-1。中间无源装置132c-1可为中间电感器。中间无源装置132c-1(即，中间电感器)可为环绕电源管理集成电路装置124的线圈。中间无源装置132c-1可经由第六连接端子135电连接到下部无源装置132a-1。
电源管理集成电路装置124可经由中间无源装置132c-1及第六连接端子135连接到下部无源装置132a-1。电源管理集成电路装置124向处理装置120及高带宽存储装置128提供电力并控制所述电力。当下部无源装置132a-1连接到电源管理集成电路装置124时，电力是可控制的且可被稳定地提供到处理装置120及高带宽存储装置128。
在中间插板110c内部可设置有下部无源装置132d(例如，电容器)。所述电容器可包括设置在中间插板110c内部的多个互连图案层156b。被配置为电容器的下部无源装置132d可经由第五互连层114c电连接到被配置为电感器的下部无源装置132c。
上部插板110b可位于中间插板110c上方。上部插板110b可经由第五连接端子133电连接到中间插板110c。上部插板110b可包括第三硅穿孔113b及第四互连层114b。
第三硅穿孔113b可为穿孔互连层，所述穿孔互连层在上部插板110b的上表面与底表面之间穿过上部插板110b的一部分。第四互连层114b可电连接到第三硅穿孔113b。
处理装置120可位于上部插板110b上方，且可经由第三连接端子122电连接到上部插板110b。处理装置120可为能够控制电子装置封装400的控制芯片。
高带宽存储装置128安装在上部插板110b上方，且经由第三互连层116电连接到处理装置120。高带宽存储装置128可经由第四连接端子130电连接到上部插板110b。高带宽存储装置128可为包括缓冲器芯片128a及高带宽存储芯片128b的芯片堆叠，且这些芯片可经由芯片硅穿孔(参见图5的140)进行连接。
如上所述，在根据本发明概念的电子装置封装400中，包括下部插板110a、中间插板110c及上部插板110b的中间结构插置在处理装置120及高带宽存储装置128这二者与封装衬底102之间。更具体来说，在根据本发明概念的实例的电子装置封装400中，处理装置120及高带宽存储装置128安装在上部插板110b上；电源管理集成电路装置124设置在中间插板110c内部，且无源装置132a-1、132c-1、132c及132d设置在下部插板110a及中间插板110c内部。
因此，在电子装置封装400的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至电子装置封装400内的处理装置及高带宽存储装置)，从而使其性能最大化。
图11说明具有一个中间插板110c的实例，然而，其他实例包括两个或更多个中间插板。
图12说明根据本发明概念的电子装置封装450的主要部分。
除了将电源管理集成电路装置124以及包括电感器132e及电容器132f的无源装置132-2以集成装置182形式成一体地提供之外，电子装置封装450可与图1所示电子装置封装100相同。参照图12，本文中将省略或简要提供与结合图1所作出的说明相同的说明。
在电子装置封装450中，插板110可位于封装衬底102上方。插板110可电连接到封装衬底102。插板110可包括第一硅穿孔113及第二互连层114。第一硅穿孔113可在插板110的顶表面与底表面之间穿过插板110的一部分。第二互连层114可电连接到第一硅穿孔113。
插板110可包括第三互连层116。第三互连层116可电连接到第二互连层114。处理装置120可位于插板110上方，且可经由第三连接端子122电连接到插板110。处理装置120可为能够控制电子装置封装450的控制芯片。
高带宽存储装置128安装在插板110上方，且经由第三互连层116电连接到处理装置120。集成装置182位于插板110上方。集成装置182可经由插板110电连接到处理装置120。集成装置182可为其中将电源管理集成电路装置124与包括电感器132e及电容器132f的无源装置132-2成一体地设置的单一集成装置。包括电源管理集成电路装置124及无源装置132-2的集成装置182可具有第六硅穿孔180，第六硅穿孔180将电源管理集成电路装置124及无源装置132-2电连接到插板110。
如上所述，电源管理集成电路装置124可向处理装置120及高带宽存储装置128提供电力并控制所述电力。当上部无源装置132-2直接连接到电源管理集成电路装置124时，电力是可控制的且可被稳定地提供到处理装置120及高带宽存储装置128。
在根据本发明概念的电子装置封装450中，包括至少一个插板110的中间结构插置在封装衬底102与处理装置120及高带宽存储装置128二者之间。更具体来说，在根据本发明概念的电子装置封装450中，集成装置182(无源装置132-2与电源管理集成电路装置124集成在一起)、处理装置120、及高带宽存储装置128可安装在插板110上。因此，在电子装置封装450的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至电子装置封装100内的处理装置及高带宽存储装置)，从而使其性能最大化。
图13A说明根据本发明概念的电子装置封装500的主要部分。图13B是图13A所示电子装置封装500的无源装置132-3的剖视图。
除了无源装置132-3的形状之外，电子装置封装500可与图7所示电子装置封装200相同。参照图13A及图13B，本文中将省略或简要提供与结合图7所作出的说明相同的说明。
在电子装置封装500中，插板110位于封装衬底102上方。在插板110上设置有处理装置120、高带宽存储装置128、及电源管理集成电路装置124。电源管理集成电路装置124可位于高带宽存储装置128的一侧处。
无源装置132-3在电源管理集成电路装置124的一侧处位于插板110上方。无源装置132-3可如图13B所示由设置在插板110上的凸块图案184或重布线图案186构成。凸块图案184及重布线图案186如结合图8及图9所阐述的实例一样可分别具有矩形的或圆形的螺旋图案。不同于图7所示实例，这个实例的无源装置132-3(例如，电感器)设置在插板110上。
如上所述，在根据本发明概念的电子装置封装500中，由插板110组成的中间结构插置在封装衬底102与处理装置120及高带宽存储装置128二者之间。更具体来说，关于电子装置封装500，电源管理集成电路装置124、处理装置120、及高带宽存储装置128可安装在插板110上，且无源装置132-3可容易地设置在插板110上。因此，在电子装置封装500的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至电子装置封装500内的处理装置及高带宽存储装置)，从而使其性能最大化。
图14A及图14B是可在根据本发明概念的电子装置封装中使用的无源装置132-4(例如，电感器)的局部剖视图及局部俯视图。
具体来说，电子装置封装100、300及400可采用无源装置132-4。无源装置132-4可包括上部磁性层162、下部磁性层164、及将上部磁性层162连接到下部磁性层164的硅穿孔172。
如图14A所示，在插板110的上部部分中，上部磁性层162可设置在上部绝缘层166之间。在插板110的下部部分中，下部磁性层164可设置在下部绝缘层168之间。上部磁性层162可经由硅穿孔172连接到下部磁性层164，硅穿孔172填充穿过插板110的上部部分及下部部分的贯穿孔170。在一些实例中，在上部磁性层162上方或下部磁性层164下方设置有互连垫174及176。
如图14B的俯视图所示，包括互连垫174的上部互连层175可位于插板110的顶表面上，且包括互连垫176的下部互连层177可位于插板110的下表面上。上部互连层175可经由硅穿孔172电连接到下部互连层177。
图15说明根据本发明概念的电子装置封装550的主要部分。
除了将上面安装有插板110、处理装置120、高带宽存储装置128、电源管理集成电路装置124、及无源装置132的封装衬底102安装在母板202上之外，电子装置封装550可与图1所示电子装置封装100相同。参照图15，本文中将省略或简要提供与结合图1所作出的说明相同的说明。
在电子装置封装550中，插板110位于封装衬底102上方。无源装置132可位于插板110内部。处理装置120、高带宽存储装置128、及电源管理集成电路装置124设置在插板110上。电源管理集成电路装置124可位于高带宽存储装置128旁边。
在电子装置封装550中，将上面安装有插板110、处理装置120、高带宽存储装置128、电源管理集成电路装置124、及无源装置132的封装衬底102安装在母板202上，且封装衬底102经由第一连接端子104电连接到母板202。在母板202下方可进一步设置有外部连接端子204。
如上所述，在根据本发明概念的电子装置封装550中，包括所述至少一个插板110的中间结构插置在处理装置120及高带宽存储装置128这二者与封装衬底102之间。更具体来说，在电子装置封装550中，无源装置132、电源管理集成电路装置124、处理装置120、及高带宽存储装置128安装在封装衬底102上的插板110上，且这些电子元件安装在母板202上。因此，在电子装置封装550的封装衬底102上设置的组件的安装区域的占用面积被最小化，且电力可被稳定地提供(例如，提供至电子装置封装550内的处理装置及高带宽存储装置)，从而使其性能最大化。
图16是说明包括根据本发明概念的电子装置封装的电子系统600的实例的方块图。
电子系统600可包括电源管理集成电路装置650、无源装置680、处理装置610、及高带宽存储装置682。电源管理集成电路装置650可对应于在前面的图式中所示的以及参照前面的图式所阐述的电源管理集成电路装置124。无源装置680可对应于在前面的图式中所示的以及参照前面的图式所阐述的无源装置132。处理装置610可对应于在前面的图式中所示的以及参照前面的图式所阐述的处理装置120。
高带宽存储装置682可对应于在前面的图式中所示的以及参照前面的图式所阐述的高带宽存储装置128。电源管理集成电路装置650、无源装置680、处理装置610、及高带宽存储装置682可实施在封装衬底的插板内部或上方。
电子系统600可包括电源芯片620，电源芯片620包括电压调节器VR1 621至电压调节器VR4 624。电源芯片620可连接到处理装置610。处理装置610可电连接到高带宽存储装置682。处理装置610及电源芯片620可电连接到电源管理集成电路装置650。处理装置610可包括中央处理器(CPU)611、图形处理器(GPU)612、数字信号处理器(DSP)613、及输入/输出(input/output，I/O)模块614。处理装置610可包括应用处理器(AP)。应用处理器可被配置为无线通信应用程序或应用专用集成电路。
电源芯片620可电连接到处理装置610以向处理装置610提供电力。举例来说，电源芯片620可经由包括电力连接件631至634的电力连接件630电连接到处理装置610的中央处理器611、图形处理器612、数字信号处理器613、及输入/输出模块614以向中央处理器611、图形处理器612、数字信号处理器613、及输入/输出模块614提供电力。然而，电源芯片620是可选的，也就是说，在根据本发明概念的某些应用中可省略电源芯片620。
处理装置610可具有各种电源特性。举例来说，中央处理器611的操作电压可不同于输入/输出模块614的操作电压。在一个或多个实例中，中央处理器611的操作电压可低于输入/输出模块614的操作电压。举例来说，输入/输出模块614的电源电压可具有比中央处理器611的电压变化还要大的电压变化。在一个实例中，中央处理器611可以具有不同的操作电压的不同模式(例如，具有较高电压的高性能模式及具有较低操作电压的节能模式)运行。
电源芯片620可包括电压调节器VR1 621至电压调节器VR4 624以对构成处理元件610的电子组件的电源特性进行匹配。电压调节器VR1 621至电压调节器VR4 624可根据电源特性进行配置。举例来说，当从电池将电源电压经由电源管理集成电路装置650供应到电压调节器VR1 621至电压调节器VR4 624时，电压调节器VR1 621至电压调节器VR4 624可调整电源电压的电压电平以在对应的电子元件611至614中产生不同的电源电压。在实例中，电压调节器可包括线性电压调节器、开关电压调节器、降压转换器(buck converter)等。
电源管理集成电路装置650可向电源芯片620及处理装置610提供电力并控制所述电力。在一个实例中，电源管理集成电路装置650可包括充电器651、放大器652、驱动器653、输入/输出模块654、电压调节器VR5 655至电压调节器VR7 657、及控制器659。
充电器651可被配置成在外部电源661经由无源装置680电连接到电源管理集成电路装置650时利用由外部电源661提供的电力对可再充电电池660进行充电。在一个实例中，外部电源661可经由具有例如5V的电压的通用串行总线(universal serial bus，USB)电连接到充电器651。放大器652可被配置成驱动扬声器662。驱动器653可被配置成驱动例如发光二极管(light-emitting diode，LED)灯663及振动器664等各种外部装置。
在一个实例中，发光二极管灯663可为例如手机等无线通信装置的显示光源。输入/输出模块654可被配置成在电源管理集成电路装置650与处理装置610之间、及在电源管理集成电路装置650与其他外部电路系统之间输入或输出数据。电压调节器655至657可被配置成利用由电池660提供的电力向放大器652、驱动器653、及输入/输出模块654提供电力。
在一个实例中，当外部电源661电连接到电源管理集成电路装置650时，作为由电池660提供的电力的替代或除由电池660提供的电力之外，电压调节器655至657中的一个或多个可接收由外部电源单元661提供的电力。控制器659可被配置成控制电源管理集成电路装置650中的一个或多个其他元件的运行。在一个实例中，控制器659可被配置成控制充电器651及电压调节器655至657的运行。
在一个实例中，充电器651可被实施为位于电源管理集成电路装置650外部的外部元件。在一些实例中，可省略构成电源管理集成电路装置650的元件中的一个或多个元件。电源管理集成电路装置650可电耦合到处理装置610以及电耦合到电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的至少一个。在一个实例中，电源管理集成电路装置650可经由电力连接件670及信号连接件671电连接到电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的所述至少一个。
电源管理集成电路装置650可经由用于在处理装置610的输入/输出模块614与放大器652、驱动器653、及输入/输出模块654中的每一个之间进行信号传送的信号连接件672至674电连接到处理装置610。电源管理集成电路装置650可被配置成将电力或控制信号中的至少一个提供到电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的所述至少一个。
在一个实例中，可经由电源管理集成电路装置650及电力连接件670将电力从电池660传送到电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的至少一个，且接着将电力从电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的所述至少一个传输到处理元件610。在一个实例中，可由控制器659产生至少一个控制信号，且将所述至少一个控制信号经由信号连接件671提供到电压调节器VR1 621、电压调节器VR2 622、电压调节器VR3 623、及电压调节器VR4 624中的所述至少一个。
图17是包括根据本发明概念的电子装置封装的电子系统700的实例的方块图。
参照图17，电子系统700可包括电源管理集成电路装置720、无源装置719、应用处理器730、及随机存取存储(random access memory，RAM)装置750。电源管理集成电路装置720可对应于在前面的图式中所示的以及参照前面的图式所阐述的电源管理集成电路装置124。无源装置719可对应于在前面的图式中所示的以及参照前面的图式所阐述的无源装置132。应用处理器730可对应于在前面的图式中所示的以及参照前面的图式所阐述的处理装置120。
随机存取存储装置750可对应于在前面的图式中所示的以及参照前面的图式所阐述的高带宽存储装置128。如在以上说明中一样，电源管理集成电路装置720、无源装置719、应用处理器730、及随机存取存储装置750可实施在封装衬底的插板的内部或上方。
电子系统700可包括电池710、无源装置719、电源管理集成电路装置720、应用处理器730、输入/输出接口740、随机存取存储装置750、模拟基带芯片组760、显示器770、及非易失性存储器780。
电源管理集成电路装置720可将电源电压VDD(即，由电池710经由无源装置719供应的输入电压Vin)转换成各种电平VOUT1至VOUT6以将电荷提供至各种装置。电源管理集成电路装置720可包括多个电压调节器。
电压调节器可包括开关调节器。电压调节器可包括电流计721至723。然而，电流计721至723是可选的，也就是说，在一些实例中省略电流计721至723。电源管理集成电路装置720可提供响应于负载装置中的至少一个负载装置的请求来测得的负载电流信息。
在根据本发明概念的电子装置封装中，插板位于封装衬底上方，在所述插板上方或内部安装有电源管理集成电路装置，在所述插板上方安装有存储装置，且在插板的正上方或所述插板的本体内部设置有例如电感器或电容器等无源装置。
具有这种结构的电子装置封装可能够使组件的安装区域较小且使得电力能够稳定地提供，从而提供高的性能。
尽管已参照本发明概念的实例具体示出并阐述了本发明概念，然而应理解，在不背离本发明概念的精神及以上权利要求书的范围的条件下，可对这些实例作出形式及细节上的各种改变。
[符号的说明]
100：电子装置封装/封装/封装装置
102：封装衬底
104：第一连接端子
106：第一互连层
109：顶部垫
110：插板
110a：下部插板
110b：上部插板
110bd：本体层
110c：中间插板
112：第二连接端子
112a：垫
112b：焊料凸块
113、113a：第一硅穿孔
113b：第三硅穿孔
113bm：障壁金属层
113c：第五硅穿孔
113si：间隔壁绝缘层
113wr：互连金属层
114、114a：第二互连层
114b：第四互连层
114c：第五互连层
116、118：第三互连层
117：顶部绝缘层
119：互连垫
120：处理装置/处理元件
122：第三连接端子
124、720：电源管理集成电路装置
126：第五连接端子
128、682：高带宽存储装置
128a：缓冲器芯片
128b：高带宽存储芯片
130：第四连接端子
132、132-2、132-3、132-4、680、719：无源装置
132-1：无源装置/电感器
132-1a、132-1b、132e：电感器
132a、132a-1、132c、132d：下部无源装置/无源装置
132b：上部无源装置/无源装置
132c-1：中间无源装置/无源装置
132f：电容器
133：第五连接端子
134、170：贯穿孔
135：第六连接端子
136：第二硅穿孔
136a：第三硅穿孔
136b：第四硅穿孔
137、137-1、137-2：重布线层
137a、137a-1：第一重布线层
137b：第二重布线层
138、139：重布线垫
140：芯片硅穿孔
142、144、146：布局
150、150a、156、156a、156b：互连图案层
152：绝缘层
162：上部磁性层
164：下部磁性层
166：上部绝缘层
168：下部绝缘层
172：硅穿孔
174、176：互连垫
175：上部互连层
177：下部互连层
180：第六硅穿孔
182：集成装置
184：凸块图案
186：重布线图案
200、300、400、450、500、550：电子装置封装
202：母板
204：外部连接端子
600、700：电子系统
610：处理装置/处理元件
611：中央处理器/电子元件
612：图形处理器
613：数字信号处理器
614、654：输入/输出模块
620：电源芯片
621：电压调节器VR1
622：电压调节器VR2
623：电压调节器VR3
624：电压调节器VR4
630、631、632、633、634、670：电力连接件
650：电源管理集成电路装置
651：充电器
652：放大器
653：驱动器
655：电压调节器VR5/电压调节器
656：电压调节器VR6/电压调节器
657：电压调节器VR7/电压调节器
659：控制器
660：可再充电电池/电池
661：外部电源/外部电源单元
662：扬声器
663：发光二极管灯
664：振动器
671、672、673、674：信号连接件
710：电池
721、722、723：电流计
730：应用处理器
740：输入/输出接口
750：随机存取存储装置
760：模拟基带芯片组
770：显示器
780：非易失性存储器
A、B、C：部分
d1、d2、d3：距离
S1：顶表面
S2：底表面
Vin：输入电压
VOUT1、VOUT2、VOUT3、VOUT4、VOUT5、VOUT6：电平