本发明实施例涉及一种形成半导体器件的方法，更具体地，涉及使用具有由不含氧材料形成的顶板的室进行蚀刻。
背景技术：
随着集成电路不断按比例缩小并对集成电路的速度要求日益增加，需要晶体管在尺寸越来越小的同时具有更高的驱动电流。鳍式场效应晶体管(FinFET)由此得到发展。FinFET包括垂直的半导体鳍。半导体鳍用于形成源极区和漏极区，并且用于在源极区和漏极区之间形成沟道区。形成浅沟槽隔离(STI)区以限定半导体鳍。FinFET还包括形成在半导体鳍的侧壁和顶面上的栅极堆叠件。
在STI区的形成中，可以使用垫氧化物层和氮化物硬掩模来限定STI区的图案。首先使用图案化的芯轴结构作为蚀刻掩模来蚀刻垫氧化物层和氮化物硬掩模，然后使用氮化物硬掩模作为另一蚀刻掩模来蚀刻半导体衬底，以在半导体衬底中形成沟槽。然后用介电材料填充沟槽以形成STI区。
技术实现要素：
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：蚀刻晶圆中的第一氧化物层，其中，在包括与所述晶圆重叠的第一顶板的第一蚀刻器中实施所述蚀刻，并且所述第一顶板由不含氧材料形成；在所述第一蚀刻器中蚀刻位于所述第一氧化物层下方的氮化物层，直到暴露位于所述氮化物层下方的第二氧化物层的顶面；以及从所述第一蚀刻器去除所述晶圆，当去除所述晶圆时，暴露所述第二氧化物层的顶面。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：将晶圆放置在第一蚀刻室中，其中，所述第一蚀刻室包括与所述晶圆重叠的第一顶板，并且所述第一顶板由不含氧材料形成；在所述第一蚀刻室中蚀刻所述晶圆的第一氧化物层以暴露位于所述第一氧化物层下方的第一氮化物层；在所述第一蚀刻室中蚀刻第一氮化物层以暴露第二氧化物层，其中，在所述第一氧化物层和所述第一氮化物层的蚀刻中，所述第一顶板暴露于由相应蚀刻剂气体产生的等离子体；从所述第一蚀刻室中移出所述晶圆；在第二蚀刻室中蚀刻所述第二氧化物层以暴露半导体衬底；蚀刻所述半导体衬底以形成沟槽；以及用介电材料填充所述沟槽以形成浅沟槽隔离区。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：将晶圆放置到蚀刻室的电子卡盘上，其中，所述晶圆直接位于所述蚀刻室中的多个部件下方，并且所述多个部件与所述晶圆之间具有间隔，并且其中，所述多个部件由硅形成；以及使用蚀刻剂气体蚀刻所述晶圆中的氧化硅层，当蚀刻所述氧化硅层时在所述间隔中产生等离子体，其中，所述多个部件的底面暴露于所述等离子体，并且其中，在蚀刻所述氧化硅层中，产生作为蚀刻剂气体的部分的氧气(O2)。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A示出了根据一些实施例的干蚀刻器的部分的截面图。
图1B示出了根据一些实施例的干蚀刻器的部分的顶视图。
图2至图10示出了根据一些实施例的形成浅沟槽隔离区的中间阶段的截面图。
图11示出了根据一些实施例的另一干蚀刻器的截面图。
图12示出了根据一些实施例的用于形成浅沟槽隔离区和相应的鳍式场效应晶体管(FinFET)的工艺流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上方”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
根据各个示例性实施例提供形成浅沟槽隔离(STI)区、鳍式场效应晶体管(FinFET)的方法和用于实施该方法的装置。根据一些实施例示出形成STI区的中间阶段。讨论了一些实施例的一些变化。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。
图2至图10示出根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的截面图。图2至图10中示出的步骤还在图12中示出的工艺流程200中示意性地示出。
参照图2，提供半导体衬底20，其是半导体晶圆10的部分。根据本发明的一些实施例，半导体衬底20包括晶体硅。半导体衬底20中还可包括诸如碳、锗、镓、硼、砷、氮、铟和/或磷等常用的材料。半导体衬底20也可以由诸如Ⅲ-Ⅴ族化合物半导体材料的其他半导体材料形成。半导体衬底20可以是块状衬底或绝缘体上半导体(SOI)衬底。
在半导体衬底20上形成垫层22和硬掩模层24。垫层22可以是由诸如氧化硅的氧化物形成的薄膜。因此，以下将层22称为垫氧化物层。根据本发明的一些实施例，在热氧化工艺中形成垫氧化物层22，其中，氧化半导体衬底20的顶面层。垫氧化物层22用作半导体衬底20和硬掩模层24之间的粘附层。垫氧化物层22还可以用作用于蚀刻硬掩模层24的蚀刻停止层。根据本发明的一些实施例，例如，可以使用低压化学汽相沉积(LPCVD)由氮化硅形成硬掩模层24。根据本发明的其他实施例，通过硅的热氮化、等离子体增强化学汽相沉积(PECVD)或等离子体阳极氮化来形成硬掩模层24。硬掩模层24在后续的芯轴工艺期间用作硬掩模。
根据本发明的一些实施例，在硬掩模层24上方形成氧化物层28和硬掩模层30。根据一些实施例，氧化物层28由氧化物形成，其可以是氧化硅。可以使用例如PECVD或化学汽相沉积(CVD)形成氧化物层28。根据一些实施例，还可以由氮化硅形成硬掩模层30。可以使用从与用于形成硬掩模层24的相同的候选方法组中选择的方法来形成硬掩模层30。
接下来，如图3至图5所示，蚀刻硬掩模层30、氧化物层28和硬掩模层24。根据一些示例性实施例，在相同的干蚀刻器中实施层30、28和24的蚀刻，干蚀刻器包括如图1A和图1B所示的干蚀刻器100。此外，根据一些实施例，实施层30、28和24的蚀刻，且在它们之间没有真空中断。根据可选实施例，在层30、28和24的蚀刻之间存在真空中断。
图1A示意性地示出了根据本发明的一些实施例的干蚀刻器100的部分的截面图。干蚀刻器100包括为真空室的蚀刻室102。将电子卡盘103放置到室102中，并且底部导电板104可以进一步位于电子卡盘103下方。待蚀刻的晶圆10放置在电子卡盘103上并由电子卡盘103固定。中心环108在晶圆10的顶视图中是环，其中，晶圆10位于由中心环108环绕的区域中。根据本发明的一些实施例，中心环108由其中不含氧的硅形成。盖环110也是环绕中心环108的环。盖环110可由石英形成，其中，石英为氧化硅，并且化学式为SiO2。
在晶圆10和电子卡盘103上方存在内部单元112，其中，内部单元112直接位于晶圆10上方。在整个说明书中，内部单元112可选地称为顶板112。顶板112与晶圆10重叠，并且可以具有至少等于或大于下面的晶圆10的区域。顶板112可以是其中没有孔的实心板。顶板112和晶圆10之间限定有一间隔，其中，用于蚀刻晶圆10的工艺气体填充该间隔。此外，顶板112是直接位于该间隔上方的最底部。或者说，在晶圆10的蚀刻中，顶板112暴露于并且物理接触蚀刻剂气体和由蚀刻剂气体产生的等离子体。顶板112可以具有圆形形状，如图1B所示。
顶板112上方存在内部冷却板114。根据本发明的一些实施例，内部冷却板114由具有良好导热性的材料形成，根据一些实施例其可以是由铝或铝合金形成的金属材料。根据一些实施例，内部冷却板114是中空的，其内部形成有导管(未示出)，以允许诸如冷空气、水、油等的冷却剂流过，从而使得可以将从顶板112产生的热量传导走。根据一些实施例，内部冷却板114可以与顶板112物理接触。内部冷却板114可以具有圆形的顶视图形状。
上部绝缘体116位于内部冷却板114上方。根据本发明的一些实施例，上部绝缘体116用于产生电容耦合等离子体。上部绝缘体116可以由Al2O3形成。
可以在上部绝缘体116上方设置导电板118。根据本发明的一些实施例，导电板118由诸如铜、铁、铝、镍或它们的合金的导电材料形成。可以在导电板118和底部导电板104之间施加电压，从而使得可以产生等离子体。
干蚀刻器100还可以包括保护环120和外部单元122，其中，保护环120和外部单元122中的每个形成环绕顶板112的环(当在室102的顶视图中观察时)。保护环120和外部单元122中的每个还可以具有暴露于间隔的表面，其中，该间隔是蚀刻剂气体和相应的等离子体所在的间隔。保护环120和外部单元122可以是离散部件。
外部冷却板124位于外部单元122上方。根据本发明的一些实施例，外部冷却板124形成环绕内部冷却板114的环(在室102的顶视图中)。外部冷却板124的材料可以类似于内部冷却板114的材料。例如，外部冷却板124可以由铝或铝合金形成。外部冷却板124还可以具有用于传导其中的冷却剂的内部导管(未示出)，以便带走热量。外部冷却板124和内部冷却板114可以通过分离器126彼此分离，在顶视图中分离器126也可以形成环，并且根据一些实施例可以由石英形成。
根据本发明的一些实施例，顶板112、外部单元122和保护环120由不含氧材料形成。此外，如果室102中的任何部分具有暴露于蚀刻剂气体的底面，则该部分可以由不含氧材料形成，或至少涂覆有不含氧材料。因此，由保护环120的外边缘限定并暴露于蚀刻剂气体和相应的等离子体的圆圈内的所有材料将由不含氧材料形成。根据可选实施例，顶板112由不含氧材料形成，而外部单元122和保护环120可以由诸如石英的含氧材料形成。
根据本发明的一些实施例，用于形成顶板112、外部单元122和保护环120的不含氧材料是其中不含氧的硅。根据一些示例性实施例，不含氧材料中硅的重量百分比超过重量的95％、超过99％或更多。根据其他实施例，不含氧材料是碳化硅(SiC)。顶板112、外部单元122和保护环120可以由相同或不同的不含氧材料形成。例如，顶板112可以由硅形成，以及外部单元122和保护环120可以由SiC形成，反之亦然。至少顶板112和可能的外部单元122和保护环120由不含氧材料形成，在晶圆10的蚀刻中从这些部件释放的氧的量显著地减少或消除，并且蚀刻的硬掩模层24的轮廓得到改善，如将在下文的段落中讨论的。
根据可选实施例，顶板112、外部单元122和保护环120涂覆有不含氧材料作为表面部分，而这些部件的内部由诸如石英的含氧材料形成。例如，不含氧材料可以在含氧材料的所有表面上形成共形涂层。可选地，不含氧材料在可能暴露于蚀刻剂气体的表面上(含氧材料的表面上)形成共形涂层，但不在不暴露于蚀刻剂气体的表面上形成共形涂层。
图1A还示出了位于蚀刻室102中的各个部件上的涂层130。例如，涂层130可以覆盖位于保护环120的外侧和周围上的部件。根据一些实施例，涂层130可以由氟化钇(YF3)形成。覆盖有涂层130的部件可以包括屏蔽板、沉积板、百叶窗、锥形挡板等，未示出这些部件。应当注意，虽然涂层130示出为直接接触室102的侧壁，但是涂层130可以与室102的侧壁物理接触，或者可以通过诸如沉积板、百叶窗、锥形挡板等部件与室102的侧壁间隔开。
图1B示出根据一些实施例的室102中的一些部件的顶视图。由不含氧材料形成的部件可以具有比晶圆10的顶视区更大的顶视区，并且因此延伸超过晶圆10的边缘。顶板112的顶视区可以大于晶圆10的顶视区，并且保护环120和外部单元122进一步从顶板112的边缘向外延伸，从而使得在顶视图中，不含氧材料的顶视区从晶圆10的边缘延伸得更远。在顶视图中，通过使得不含氧材料远离晶圆10的边缘更远地延伸，有利地最小化蚀刻期间释放的氧的量。
再次参考图2，在芯轴工艺中图案化氮化物硬掩模32。相应步骤在图12所示的工艺流程中示出为步骤202。然后将晶圆10(包括氮化物硬掩模32)放置到如图1A和图1B所示的室102中，并且蚀刻硬掩模层30。相应步骤在图12所示的工艺流程中示出为步骤204。图3示出所得到的晶圆10。根据一些实施例，蚀刻包括两个阶段。在第一阶段中，蚀刻剂气体包括诸如CH3F的含氟气体。蚀刻剂气体还可以包括C4F6、CF4、NF3和/或SF6。在第一阶段中，没有氧气(O2)加入到工艺气体中。在第二阶段中，还使用含氟气体，并且添加氧，从而使得蚀刻减慢，并且将得到的硬掩模层30的保留部分的边缘改善得更笔直且更垂直。
接下来，如图4所示，蚀刻氧化物层28。相应步骤在图12所示的工艺流程中示出为步骤206。根据一些实施例，当蚀刻氧化物层28时，将留下氮化物硬掩模32(图3)，并且将在后续蚀刻工艺中消耗氮化物硬掩模32。根据本发明的一些实施例，使用C4F6作为蚀刻剂气体实施蚀刻。还可以使用诸如氧(O2)和/或Ar的其他气体。
在氧化物层28的蚀刻中，优选的是高蚀刻选择性，蚀刻选择性是ER氧化物/ER氮化物的比率，其中，ER氧化物是氧化物层28的蚀刻速率，并且ER氮化物是氮化物层24的蚀刻速率。在蚀刻选择性ER氧化物/ER氮化物较高的情况下，这意味着氮化物层24的蚀刻速率较低，所以在蚀刻穿氧化层28且暴露氮化物层24之后，对氮化物层24的损坏最小化。氮化物层24的蚀刻速率受到蚀刻室102(图1A)中的氧的百分比的影响。氧气有两个来源，包括作为蚀刻剂气体的部分提供的氧，以及从室102中的部件释放的氧。在蚀刻工艺中，不能控制从室102中的部件中释放的氧的量，并且可能导致氧化物层28的蚀刻中的变化，从而对蚀刻氧化物层28的控制受到损害，因此损坏氮化物层24。
根据本发明的一些实施例，为了使从室102中的部件释放的氧的量最小化，可以使用诸如硅或碳化硅的不含氧材料来形成室102中的部件。应当理解，与高能量等离子体和/或高温气体/等离子体接触的含氧部件更可能释放氧气。因此，使用不含氧材料形成顶板112、外部单元122和保护环120，而不与高能气体/等离子体和/或高温气体/等离子体接触的其他部件可以由不含氧材料或含氧材料形成，而不影响蚀刻工艺。传统的干蚀刻器可以具有由石英(包括氧化硅)形成的这些部件。因此，从干蚀刻器100中去除这些部件，并由不含氧材料形成的部件替换这些部件。结果，当在室102中蚀刻氧化物层28(图4)时，释放的氧含量减少。
在蚀刻图4所示的氧化物层28之后，蚀刻硬掩模层24，如图5所示。相应步骤在图12所示的工艺流程中示出为步骤208。根据一些实施例，使用与蚀刻硬掩模层30类似的蚀刻剂气体实施蚀刻。用于蚀刻层24和30的工艺条件也可以是类似的。还可以在如图1A所示的室102中实施蚀刻。有利地，由于在氧化物层28的蚀刻中对硬掩模层24的损坏最小化，并且在硬掩模层24的蚀刻完成之后，硬掩模层24没有发生底切，所以硬掩模层24的剩余部分具有更笔直且更垂直的侧壁(与由石英形成的顶板112(图1A)相比)。在蚀刻硬掩模层24之后，暴露氧化物层22。因此，室102中的蚀刻结束，并且可以将晶圆10移出室102。
由于晶圆10的蚀刻包括含氧气体，该含氧气体随着时间推移进一步产生等离子体，所以顶板112、外部单元122和保护环120(图1A)将在其表面处产生氧化物。例如，当顶板112、外部单元122和保护环120由硅形成时，将产生氧化硅层。氧化硅层也将释放氧，并且将不利地影响后续蚀刻的晶圆的蚀刻。根据本发明的一些实施例，在蚀刻特定数量的晶圆之后，可以将顶板112、外部单元122和保护环120(图1A)从室102中取出，并且例如在湿蚀刻工艺中去除氧化物层，从而使得再次暴露这些部件的不含氧材料。将清洁的部件重新安装到室102中，并且蚀刻后续的晶圆。可以周期性地实施顶板112、外部单元122和保护环120的清洁。还可以周期性地清洁中心环108以去除其表面上产生的氧化物(如果有的话)。
参考图6，硬掩模层24用作蚀刻掩模以蚀刻垫氧化物层22和半导体衬底20。相应步骤在图12所示的工艺流程中示出为步骤210。形成沟槽36以延伸到半导体衬底20中。半导体衬底20的位于相邻的沟槽36之间的部分此后称为半导体带38。沟槽36可以具有彼此平行的带(当在晶圆10的顶视图中观察时)的形状，并且沟槽36彼此紧密地定位。接下来，实施清洁步骤。例如，可以使用稀释的氢氟(HF)酸来实施清洁。
有利地，由于如图5所示的硬掩模层24具有笔直且垂直的侧壁，并且硬掩模层24的笔直且垂直的侧壁将转移到下面蚀刻的半导体衬底20，所得到的半导体带38将具有笔直且垂直的边缘。例如，图6示出半导体带38的宽度W1、W2、W3和W4。宽度W1是半导体带38的顶部宽度。分别在沟槽36的深度D1的10％、30％和50％处测量宽度W2、W3和W4。实验结果表明，比率W2/W1、W3/W1和W4/W1中的每个在约0.9和约1.2之间的范围内，表明半导体带38的边缘大致是笔直且垂直的。对物理晶圆实施的实验结果也表明，如果顶板112、外部单元122和保护环120由石英形成，与这些组件由硅形成相比，则相应的半导体带38的边缘更倾斜。
根据本发明的一些实施例，在干蚀刻器100'中实施垫氧化物层22和半导体衬底20的蚀刻，其在图11中示意性地示出，其中，蚀刻晶圆10以形成沟槽36(图6)。根据一些实施例，干蚀刻器100'和室102'分别与干蚀刻器100和室102(图1A)大致相同，除了顶板112'、外部单元122'和保护环120'(并且可能地，中心环108')的材料由诸如石英的含氧材料而非不含氧材料形成。根据可选实施例，干蚀刻器100'和室102'分别具有与干蚀刻器100和室102不同的结构和设计。然而，相应的顶板112'、外部单元122'和保护环120'(即使它们可以具有不同的形状、尺寸等)由诸如石英的含氧材料形成。由于石英是经证明的适用于蚀刻器的材料，当各个工艺对释放的氧气不敏感时，石英由于其经证实的特性而是优选的。
图7示出填充介电材料。根据一些实施例，在沟槽36(图6)中且在半导体带38的侧壁上形成衬垫氧化物40。衬垫氧化物40可以是共形层，其水平部分和垂直部分具有彼此接近的厚度。根据一些示例性实施例，衬垫氧化物40可以是具有在约和约之间的厚度的热氧化物。通过在含氧环境中氧化晶圆10来形成衬垫氧化物40，例如通过硅的局部氧化(LOCOS)，其中氧(O2)可以包括在相应的工艺气体中。根据本发明的其他实施例，使用原位蒸汽产生(ISSG)，例如使用水蒸汽或氢气(H2)和氧气(O2)的组合气体来氧化半导体带38，进而形成衬垫氧化物40。根据又一些实施例，使用诸如亚大气压化学汽相沉积(SACVD)的沉积技术形成衬垫氧化物40。
图7还示出沉积/形成介电材料42。如图6所示，介电材料42填充沟槽36。形成介电材料42的方法可以选自可流动化学汽相沉积(FCVD)、化学汽相沉积(CVD)、原子层沉积(ALD)等。可以实施处理以固化介电材料42。例如，所得到的介电材料42可以包括氧化硅。
如图8所示，然后实施诸如化学机械抛光(CMP)的平坦化。因此形成STI区44，其包括衬垫氧化物40、介电材料42的剩余部分。硬掩模层24可以用作CMP停止层，并且因此硬掩模层24的顶面与STI区44的顶面大致平齐。图7和图8所示的步骤在图12所示的工艺流程中示出为步骤212。
在后续的工艺步骤中，去除硬掩模层24和垫氧化物层22。接下来，凹进STI区44。相应步骤在图12所示的工艺流程中示出为步骤214。半导体带38的顶部突出为高于剩余的STI区44的顶面，以形成突出的鳍46。所得到的结构如图9所示。根据本发明的一些实施例，使用干蚀刻方法实施STI区44的凹进，其中使用包括NH3和HF3的工艺气体。根据本发明的可选实施例，使用湿蚀刻方法实施STI区44的凹进，其中蚀刻剂溶液是稀释的HF溶液。
在凹进STI区44以形成半导体鳍46之后，对半导体鳍46实施多个工艺步骤，该工艺步骤可包括阱注入、栅极堆叠件的形成、源极/漏极的形成、替换栅极的形成和源极/漏极接触插塞的形成。因此形成FinFET。相应步骤在图12所示的工艺流程中示出为步骤216。在图10中示出示例性FinFET50，其中示出的栅极堆叠件52包括位于鳍46的顶面和侧壁上的栅极电介质54，和位于栅极介电54上方的栅电极56。栅极电介质54可以通过热氧化工艺形成，并且因此可以包括热氧化硅。形成栅极电介质54还可以包括沉积步骤，并且所得到的栅极电介质54可以包括高k介电材料。然后在栅极电介质54上形成栅电极56。不详细讨论这些组件的形成工艺。可以使用先栅方法或后栅方法形成栅极电介质54和栅电极56。然后还形成包括源极区和漏极区以及源极硅化物区和漏极硅化物区(不在所示平面中)的FinFET 50的剩余组件。
本发明的实施例具有一些优势特征。通过利用不含氧部件形成的部件替换干蚀刻器中常用的石英部件，在干蚀刻器中蚀刻的氮化硅掩模层比在具有石英顶板的其他干蚀刻器中蚀刻的氮化硅掩模层具有更笔直且更垂直的边缘。因此，使用氮化硅掩模层作为蚀刻掩模形成的半导体带是更笔直且更垂直的。
根据本发明的一些实施例，一种方法包括蚀刻晶圆中的第一氧化物层。在具有与晶圆重叠的顶板的蚀刻器中实施蚀刻，并且顶板由不含氧材料形成。该方法还包括在蚀刻器中蚀刻位于第一氧化物层下方的氮化物层，直到暴露氮化物层下方的第二氧化物层的顶面。然后从蚀刻器去除晶圆，其中当去除晶圆时，暴露第二氧化物层的顶面。
根据本发明的一些实施例，一种方法包括将晶圆放置在第一蚀刻室中。第一蚀刻室具有与晶圆重叠的第一顶板，并且第一顶板由不含氧材料形成。在第一蚀刻室中蚀刻晶圆的第一氧化物层，以暴露位于第一氧化物层下方的第一氮化物层。在第一蚀刻室中进一步蚀刻第一氮化物层以暴露第二氧化物层。在第一氧化物层和第一氮化物层的蚀刻中，第一顶板暴露于由相应的蚀刻剂气体产生的等离子体。该方法还包括从第一蚀刻室中移出晶圆，在第二蚀刻室中蚀刻第二氧化物层以暴露半导体衬底，蚀刻半导体衬底以形成沟槽，并用介电材料填充沟槽，以形成浅沟槽隔离区。
根据本发明的一些实施例，一种方法包括将晶圆放置在蚀刻室的电子卡盘上，其中晶圆在蚀刻室中直接位于多个部件下方，其中，在多个部件和晶圆之间具有间隔。多个部件由硅形成。使用蚀刻剂气体蚀刻晶圆中的氧化硅层，当蚀刻氧化硅层时，在间隔中产生等离子体。多个部件的底面暴露于等离子体。在蚀刻氧化硅层时，产生氧气(O2)作为蚀刻剂气体的部分。
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：蚀刻晶圆中的第一氧化物层，其中，在包括与所述晶圆重叠的第一顶板的第一蚀刻器中实施所述蚀刻，并且所述第一顶板由不含氧材料形成；在所述第一蚀刻器中蚀刻位于所述第一氧化物层下方的氮化物层，直到暴露位于所述氮化物层下方的第二氧化物层的顶面；以及从所述第一蚀刻器去除所述晶圆，当去除所述晶圆时，暴露所述第二氧化物层的顶面。
在上述方法中，所述第一顶板由硅形成，并且当蚀刻所述第一氧化物层时，所述第一顶板暴露于蚀刻气体。
在上述方法中，所述第一顶板由碳化硅形成，并且当蚀刻所述第一氧化物层时，所述第一顶板暴露于蚀刻气体。
在上述方法中，还包括：在第二蚀刻器中蚀刻所述第二氧化物层和位于所述第二氧化物层下方的半导体衬底，其中，所述第二蚀刻器具有由含氧材料形成的第二顶板。
在上述方法中，除了直接位于所述晶圆上方的材料在所述第一蚀刻器和所述第二蚀刻器之间是不同的之外，所述第一蚀刻器和所述第二蚀刻器具有相同的设计。
在上述方法中，所述第二顶板由石英形成。
在上述方法中，还包括：从所述第一蚀刻器中移出所述第一顶板；去除所述第一顶板上的表面氧化物层以暴露所述不含氧材料；以及将所述第一顶板重新安装到所述第一蚀刻器内。
在上述方法中，当在所述第一蚀刻器中实施所述蚀刻时，所述第一蚀刻器中的外部单元和保护环也由不含氧材料形成，并且其中，所述外部单元和所述保护环形成环绕所述第一顶板的环。
在上述方法中，在所述晶圆的顶视图中，所述第一顶板延伸超过所述晶圆的边缘。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：将晶圆放置在第一蚀刻室中，其中，所述第一蚀刻室包括与所述晶圆重叠的第一顶板，并且所述第一顶板由不含氧材料形成；在所述第一蚀刻室中蚀刻所述晶圆的第一氧化物层以暴露位于所述第一氧化物层下方的第一氮化物层；在所述第一蚀刻室中蚀刻第一氮化物层以暴露第二氧化物层，其中，在所述第一氧化物层和所述第一氮化物层的蚀刻中，所述第一顶板暴露于由相应蚀刻剂气体产生的等离子体；从所述第一蚀刻室中移出所述晶圆；在第二蚀刻室中蚀刻所述第二氧化物层以暴露半导体衬底；蚀刻所述半导体衬底以形成沟槽；以及用介电材料填充所述沟槽以形成浅沟槽隔离区。
在上述方法中，还包括：在所述第一蚀刻室中蚀刻第二氮化物层以暴露所述第一氧化物层。
在上述方法中，所述第一顶板由硅形成。
在上述方法中，所述第一顶板由碳化硅形成。
在上述方法中，所述第二蚀刻室包括第二顶板，其中，产生的用于蚀刻所述第二氧化物层的等离子体与所述第二顶板接触，并且所述第二顶板由石英形成。
在上述方法中，在从所述第一蚀刻室移出所述晶圆之后，将所述第一顶板从所述第一蚀刻室中取出；蚀刻在所述第一顶板上产生的氧化物层；以及将所述第一顶板重新安装到所述第一蚀刻室内。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：将晶圆放置到蚀刻室的电子卡盘上，其中，所述晶圆直接位于所述蚀刻室中的多个部件下方，并且所述多个部件与所述晶圆之间具有间隔，并且其中，所述多个部件由硅形成；以及使用蚀刻剂气体蚀刻所述晶圆中的氧化硅层，当蚀刻所述氧化硅层时在所述间隔中产生等离子体，其中，所述多个部件的底面暴露于所述等离子体，并且其中，在蚀刻所述氧化硅层中，产生作为蚀刻剂气体的部分的氧气(O2)。
在上述方法中，所述多个部件中的硅百分比高于95％。
在上述方法中，所述多个部件的组合与所述晶圆的整体重叠。
在上述方法中，还包括：从所述蚀刻室中移出所述多个部件；去除在所述多个部件的表面上产生的氧化硅层以暴露硅；以及将所述多个部件重新安装到所述蚀刻室内。
在上述方法中，所述蚀刻剂气体包括C4F6。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。