本发明涉及半导体制造工艺技术领域，特别地，涉及一种高频三极管及其制作方法。
背景技术：
高频三极管区别于普通三极管的特征主要是其晶体管特征尺寸小、击穿电压低、特征频率极高，制作工艺难度大。其一般应用在VHF、UHF、CATV、无线遥控、射频模块等高频宽带低噪声放大器上，这些使用场合大都用在低电压、小信号、小电流、低噪声条件下。
在实际的芯片制造中，超浅发射区和基区的制作是其工艺的关键。传统工艺制作该器件时候，经常会遇到器件电流放大系数波动大，特征频率降低，器件噪声大等问题。此外发射极的特征尺寸对器件频率的影响也很大，发射极实际线宽越小，频率越高。
传统高频三极管的工艺流程进行了有源区开口、P型高掺杂区、发射极、多晶硅、接触孔、正面金属至少六次光刻工艺，工艺步骤较长，芯片制作成本较高，并且由于发射极开口刻蚀的过程中对基区表面的硅有一定的损伤，从而可能导致器件放大系数波动、器件噪声变大等一些问题。此外，由于光刻工艺极限，发射极的典型线宽只能做到0.5um左右，频率得不到进一步提升。
技术实现要素：
鉴于以上，本发明为一种高频三极管及其制作方法。
一种高频三极管的制作方法，其包括以下步骤：
提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层两端形成场氧化层，在所述场氧化层之间的N型外延层表面形成P型基区，在所述P型基区表面形成贯穿所述P型基区的P型高掺杂区；
在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成第一氮化硅层、第一TEOS层及第二氮化硅层；
利用光刻胶对所述第二氮化硅层及所述TEOS层进行光刻及刻蚀，从而形成贯穿所述第二氮化硅层及所述第一TEOS层的开口，所述开口对应所述P型高掺杂区之间的P型基区；
去除所述光刻胶，在所述第二氮化硅层上及所述开口的内壁形成第二TEOS层；
对所述第二TEOS层进行回刻，从而去除所述第一氮化硅层及第二氮化硅层上的第二TEOS层，所述开口侧壁的第二TEOS层被保留，进而所述开口的宽度被缩小；
采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层；
在所述开口中及所述第一TEOS层上形成N型多晶硅；
对所述N型多晶硅进行干法回刻蚀，去除所述第一TEOS层上的N型多晶硅，所述开口中的N型多晶硅被保留，对所述开口中的N型多晶硅进行热退火，使得所述开口中的N型多晶硅中的N型杂质向所述P型基区表面扩散，从而在所述P型基区表面形成N型区域；
对所述第一TEOS层进行光刻及刻蚀，从而形成贯穿所述第一TEOS层与第一氮化硅层并对应所述P型高掺杂区的接触孔；
在所述第一TEOS层上形成正面金属，对所述正面金属进行光刻与刻蚀从而形成基极及发射极，所述基极设置于所述第一TEOS层上且通过所述接触孔连接所述P型高掺杂区，所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的第一TEOS层上；
在所述N型衬底远离所述N型外延层的表面形成背面金属。
在一种实施方式中，所述P型基区采用自对准注入形成，深度小于0.1um。
在一种实施方式中，所述第一氮化硅采用LPCVD的方式形成，所述第一氮化硅的厚度在500埃至1000埃的范围内；所述第一TEOS层也采用LPCVD的方式形成，所述第一TEOS层的厚度在2000埃至6000埃的范围内；所述第二氮化硅采用LPCVD的方式形成，所述第二氮化硅的厚度在100埃至300埃的范围内。
在一种实施方式中，对所述第二氮化硅层及所述第一TEOS层的光刻及刻蚀采用I-line光刻机的干法刻蚀，刻蚀后所述开口的宽度在0.4um至0.6um的范围内。
在一种实施方式中，所述第二TEOS层采用LPCVD的方式形成，所述第二TEOS层的厚度在1200埃至2500埃的范围内。
在一种实施方式中，对所述第二TEOS层的回刻采用F基气体的RIE刻蚀，所述被缩小后的开口的宽度在0.2um至0.4um的范围内。
在一种实施方式中，采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层的步骤中，所述湿法腐蚀采用温度在160摄氏度至180摄氏度的浓磷酸。
在一种实施方式中，所述N型多晶硅采用LPCVD的方式生长再进行N型杂质注入，所述N型多晶硅的厚度在5000埃至10000埃的范围内；对所述N型多晶硅的干法回刻蚀步骤中使用Cl基气体或Br基气体。
在一种实施方式中，所述正面金属采用PVD的方式形成；所述制作方法还包括在所述背面金属形成前的Alloy退火步骤以及在形成所述背面金属后的背面金属减薄金属蒸发的步骤。
一种高频三极管，其包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层两端形成场氧化层、在所述场氧化层之间的N型外延层表面形成的P型基区，在所述P型基区表面形成的贯穿所述P型基区的P型高掺杂区、位于所述P型高掺杂区之间的基区表面形成的N型区域、在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成的氮化硅层与TEOS层、贯穿所述氮化硅层及所述TEOS层且对应所述N型区域的开口、位于所述开口中的N型多晶硅、贯穿所述TEOS层与氮化硅层并对应所述P型高掺杂区的接触孔、在所述TEOS层上形成的正面金属及在所述N型衬底远离所述N型外延层的表面形成的背面金属，其中，所述正面金属包括基极及发射极，所述基极设置于所述TEOS层上且通过所述接触孔连接所述P型高掺杂区，所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的TEOS层上。
相较于现有技术，本发明高频三极管及其制作方法中，通过减少光刻的次数，使得器件制造成本大幅降低；进一步地，通过第二TEOS层缩小了开口的尺寸，使得所述发射区的尺寸可以缩小，进而优化所述高频三极管的特征频率。通过湿法腐蚀去除第一及第二氮化硅层，不易对基区及其他膜层造成损伤，使得所述高频三极管的放大系数更稳定，器件的工作噪声更低。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明高频三极管的制作方法的流程图。
图2-图10为图1所示高频三极管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明属于半导体集成电路制造领域，具体为制作一种多晶硅发射极高频三极管器件，通过优化制造工艺流程，改善器件电流放大系数稳定性，提升器件特征频率，降低器件工作噪声，并降低了器件的制造成本。
本发明所描述的高频三极管的主要特征就是：基区极浅，其上的发射极采用了多晶硅发射极工艺，发射结更浅。基区通过外侧的P+引出，集电极通过N+衬底及背面金属引出。器件的电流放大系数主要由发射结底部的有效基区厚度及浓度决定。器件的频率主要由发射结宽度、器件尺寸、结深等因素决定。器件的耐压主要由外延NEPI的浓度和厚度决定。以下结合附图对本发明高频三极管及其制作方法进行详细描述。
请参阅图1-图10，图1为本发明高频三极管的制作方法的流程图，图2-图10为图1所示高频三极管的制作方法的各步骤的结构示意图。所述高频三极管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层两端形成场氧化层，在所述场氧化层之间的N型外延层表面形成P型基区，在所述P型基区表面形成贯穿所述P型基区的P型高掺杂区。其中，所述P型基区采用自对准注入形成，深度小于0.1um。
步骤S2，请参阅图2，在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成第一氮化硅层、第一TEOS层及第二氮化硅层。
所述步骤S2中，所述第一氮化硅采用LPCVD的方式形成，所述第一氮化硅的厚度在500埃至1000埃的范围内；所述第一TEOS层也采用LPCVD的方式形成，所述第一TEOS层的厚度在2000埃至6000埃的范围内；所述第二氮化硅采用LPCVD的方式形成，所述第二氮化硅的厚度在100埃至300埃的范围内。
步骤S3，请参阅图3，利用光刻胶对所述第二氮化硅层及所述TEOS层进行光刻及刻蚀，从而形成贯穿所述第二氮化硅层及所述第一TEOS层的开口，所述开口对应所述P型高掺杂区之间的P型基区。其中，对所述第二氮化硅层及所述第一TEOS层的光刻及刻蚀采用I-line光刻机的干法刻蚀，刻蚀后所述开口的宽度可以在0.4um至0.6um的范围内。
步骤S4，请参阅图4，去除所述光刻胶，在所述第二氮化硅层上及所述开口的内壁形成第二TEOS层。所述第二TEOS层采用LPCVD的方式形成，所述第二TEOS层的厚度在1200埃至2500埃的范围内。
步骤S5，请参阅图5，对所述第二TEOS层进行回刻，从而去除所述第一氮化硅层及第二氮化硅层上的第二TEOS层，所述开口侧壁的第二TEOS层被保留，进而所述开口的宽度被缩小。其中，对所述第二TEOS层的回刻采用F基气体的RIE刻蚀，所述被缩小后的开口的宽度可以在0.2um至0.4um的范围内。
可以理解，所述开口被缩小的宽度与所述第二TEOS层的厚度有关，通过控制所述第二TEOS层的厚度，可以灵活缩小所述开口的尺寸，进而缩小发射区尺寸，最终将有效提升或优化高频三极管的特征频率。
步骤S6，请参阅图6，采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层。具体地，可以采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层的步骤中，所述湿法腐蚀采用温度在160摄氏度至180摄氏度的浓磷酸。所述步骤S6中，热的浓磷酸仅仅腐蚀氮化硅,对TEOS层、单晶硅等几乎不会被腐蚀，相比较传统工艺，P型基区表面的硅不会有等离子损伤，也不会有硅损失和针孔，使得所述高频三极管的器件放大系数更为稳定，器件工作噪声更低。
步骤S7，请参阅图7，在所述开口中及所述第一TEOS层上形成N型多晶硅。所述N型多晶硅中的N型杂质可以为As，所述N型多晶硅可以通过先形成多晶硅层，再对多晶硅层进行N型注入形成，所述N型注入的剂量与能量等可以依据需要或者参照现有设置。
步骤S8，请参阅图8，对所述N型多晶硅进行干法回刻蚀，去除所述第一TEOS层上的N型多晶硅，所述开口中的N型多晶硅被保留，对所述开口中的N型多晶硅进行热退火，使得所述开口中的N型多晶硅中的N型杂质向所述P型基区表面扩散，从而在所述P型基区表面形成N型区域，所述N型区域作为发射结。
所述步骤S7及S8中，所述N型多晶硅采用LPCVD的方式生长再进行N型杂质注入，所述N型多晶硅的厚度在5000埃至10000埃的范围内；对所述N型多晶硅的干法回刻蚀步骤中使用Cl基气体或Br基气体。
步骤S9，请参阅图9，对所述第一TEOS层进行光刻及刻蚀，从而形成贯穿所述第一TEOS层及第一氮化硅层并对应所述P型高掺杂区的接触孔。
步骤S10，请参阅图10，在所述第一TEOS层上形成正面金属，对所述正面金属进行光刻与刻蚀从而形成基极及发射极，所述基极设置于所述第一TEOS层上且通过所述接触孔连接所述P型高掺杂区，所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的第一TEOS层上。其中，所述正面金属可以采用PVD的方式形成。
步骤S11，请参阅图10，在所述N型衬底远离所述N型外延层的表面形成背面金属，从而完成所述高频三极管的制作。在一种实施例中，所述制作方法还包括在所述背面金属形成前的Alloy退火步骤以及在形成所述背面金属后的背面金属减薄金属蒸发的步骤。
如图10所示，上述制作方法获得的高频三极管包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层两端形成场氧化层、在所述场氧化层之间的N型外延层表面形成的P型基区，在所述P型基区表面形成的贯穿所述P型基区的P型高掺杂区、位于所述P型高掺杂区之间的基区表面形成的N型区域、在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成的氮化硅层与TEOS层、贯穿所述氮化硅层及所述TEOS层且对应所述N型区域的开口、位于所述开口中的N型多晶硅、贯穿所述TEOS层与氮化硅层并对应所述P型高掺杂区的接触孔、在所述TEOS层上形成的正面金属及在所述N型衬底远离所述N型外延层的表面形成的背面金属，其中，所述正面金属包括基极及发射极，所述基极设置于所述TEOS层上且通过所述接触孔连接所述P型高掺杂区，所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的TEOS层上。
相较于现有技术，本发明高频三极管及其制作方法中，通过减少光刻的次数，使得器件制造成本大幅降低；进一步地，通过第二TEOS层缩小了开口的尺寸，使得所述发射区的尺寸可以缩小，进而优化所述高频三极管的特征频率。通过湿法腐蚀去除第一及第二氮化硅层，不易对基区及其他膜层造成损伤，使得所述高频三极管的放大系数更稳定，器件的工作噪声更低。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。