本发明属于高能物理技术领域，涉及一种超快响应的抗辐照三维探测器，主要应用于航空航天、军事、医学等技术领域。
背景技术：
三维探测器自从被提出后，其较于平面探测器在诸多方面的优势使得研究者付诸大量时间和精力来研究探索更前沿的设计方法。应用于高能物理和航天航空的探测器要求其抗辐照能力强，噪音小等。现有的三维探测器主要有三维柱状电极探测器及三维沟槽电极探测器等，探测器类型各有优势。
然而现有的三维探测器响应时间约为纳秒级别，在能量分辨率、暗电流、抗辐照等方面存在着局限性，因此，亟需设计一种超快响应的抗辐照三维探测器。
技术实现要素：
为实现上述目的，本发明提供一种超快响应的抗辐照三维探测器，响应时间达到皮秒级别，抗辐照能力强，暗电流相应减少，大大降低探测器的能耗。
本发明所采用的技术方案为，一种超快响应的抗辐照三维探测器，包括柱状的半导体基体(3)，半导体基体(3)通过深离子刻蚀得到柱状电极，探测器厚度及电极的厚度均为100μm至200μm，柱状电极的上表面均设有al金属层(4)，al金属层(4)与外围读出电路用bonding-bonding技术连接；探测器上表面、柱状电极之间的部分覆盖有1μm的绝缘体层(5)，探测器的底部覆盖有1μm的绝缘体层(5)。
进一步的，所述的一种超快响应的抗辐照三维探测器，包括柱状的半导体基体(3)，半导体基体(3)通过深离子刻蚀得到位于对角的两个n型重掺杂的柱状电极(1)和位于对角的两个p型重掺杂的柱状电极(2)，探测器厚度及电极的厚度均为100μm至200μm，n型重掺杂的柱状电极(1)与p型重掺杂的柱状电极(2)的电极间距为5-10μm；n型重掺杂的柱状电极(1)与p型重掺杂的柱状电极(2)的上表面均设有al金属层(4)，al金属层(4)与外围读出电路用bonding-bonding技术连接；探测器上表面、n型重掺杂的柱状电极(1)与p型重掺杂的柱状电极(2)之间的部分覆盖有1μm的绝缘体层(5)，探测器的底部覆盖有1μm的绝缘体层(5)。
进一步的，所述的一种超快响应的抗辐照三维探测器，包括柱状的半导体基体(3)，半导体基体(3)通过深离子刻蚀得到一个重掺杂的中空的三维沟槽电极(7)，三维沟槽电极(7)的中心刻蚀有重掺杂的中空的三维柱状电极(6)，电极宽度均为5μm，探测器厚度及电极的厚度均为200μm，三维沟槽电极(7)与三维柱状电极(6)的电极间距为5-10μm，三维沟槽电极(7)与三维柱状电极(6)的上表面均设有1μm的al金属层(4)，al金属层(4)与外围读出电路用bonding-bonding技术连接；探测器上表面、三维沟槽电极(7)与三维柱状电极(6)之间的部分覆盖有1μm的绝缘体层(5)。
进一步的，所述两个n型重掺杂的柱状电极(1)和位于对角的两个p型重掺杂的柱状电极(2)的电极宽度为5μm。
进一步的，所述探测器厚度及电极的厚度均为120μm至180μm。
进一步的，所述n型重掺杂的柱状电极(1)与p型重掺杂的柱状电极(2)的电极间距为8μm。
进一步的，所述n型重掺杂的柱状电极(1)与p型重掺杂的柱状电极(2)的上表面均设有的al金属层(4)厚度为1μm。
进一步的，所述绝缘体层(5)为二氧化硅层。
进一步的，所述半导体基体(3)的初始掺杂浓度是1×1012cm-3，重掺杂的浓度是1×1019cm-3。
本发明的有益效果是：本发明探测器的电极宽度为5μm，电极间距为5-10μm，使得探测器的电荷收集性能更加优越。强辐照情况下，因半导体的晶格损伤形成缺陷，直接降低电子和空穴的有效漂移长度。在这种情况下，减少电极间距，使其与降低的有效漂移长度相当甚至更小，将使电子和空穴的漂移距离小于俘获距离，从而进一步提高探测器的抗辐照能力。当探测器的电极间距为5-10μm时，粒子漂移速度达到饱和速度1×107cm/s，探测器的响应时间将达到皮秒级别。探测器的耗尽电压将降至几伏，使探测器在很低的电压条件下也能工作；暗电流也相应减少，大大降低探测器的能耗；探测器单元面积进一步减小，大大提高探测器阵列的位置分辨率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明应用于三维柱状电极的探测器结构示意图。
图2是本发明对比例应用于三维沟槽电极的探测器结构示意图。
图3是本发明的电场分布一维图。
图中，1.n型重掺杂的柱状电极，2.p型重掺杂的柱状电极，3.半导体基体，4.al金属层，5.绝缘体层，6.中空的三维柱状电极，7.中空的三维沟槽电极。
具体实施方式
下面将结合本发明实施例中，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的设计思路：基于探测器的基本物理理论及结构理论，我们可以进一步减少探测器尺寸，减小探测器的电极间距，缩短探测器的响应时间，载流子的俘获距离远远大于漂移和收集距离，具有自主抗辐射、耗能低的优势；当探测器电极间距进一步减少到5-10μm时，载流子漂移速度达到饱和速度，探测器的响应时间可以达到50皮秒或者100皮秒。
一种超快响应的抗辐照三维探测器，包括柱状的半导体基体3，半导体基体3通过深离子刻蚀得到位于对角的两个n型重掺杂的柱状电极1和位于对角的两个p型重掺杂的柱状电极2，探测器厚度及电极的厚度均为100μm至200μm，n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的电极间距为5-10μm；n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的上表面均设有al金属层4，al金属层4与外围读出电路用bonding-bonding技术连接；探测器上表面、n型重掺杂的柱状电极1与p型重掺杂的柱状电极2之间的部分覆盖有1μm的绝缘体层5，探测器的底部覆盖有1μm的绝缘体层5，。
进一步的，所述两个n型重掺杂的柱状电极1和位于对角的两个p型重掺杂的柱状电极2的电极宽度为5μm。
进一步的，所述探测器厚度及电极的厚度均为120μm至180μm。
进一步的，所述n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的电极间距为8μm。
进一步的，所述n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的上表面均设有的al金属层4厚度为1μm。
进一步的，所述绝缘体层5为二氧化硅层。
进一步的，所述半导体基体3的初始掺杂浓度是1×1012cm-3，重掺杂的浓度是1×1019cm-3。
实施例1:超快响应的三维柱状电极探测器的结构，如图1所示，包括柱状的半导体基体3，半导体基体3通过深离子刻蚀得到位于对角的两个n型重掺杂的柱状电极1和位于对角的两个p型重掺杂的柱状电极2，电极宽度为5μm，探测器厚度及电极的厚度均为100μm至200μm，n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的电极间距为5-10μm；n型重掺杂的柱状电极1与p型重掺杂的柱状电极2的上表面均设有1μm的al金属层4，al金属层4与外围读出电路用bonding-bonding技术连接；探测器上表面、n型重掺杂的柱状电极1与p型重掺杂的柱状电极2之间的部分覆盖有1μm的绝缘体层5，探测器的底部覆盖有1μm的绝缘体层5，绝缘体层5可以为二氧化硅层；半导体基体3的初始掺杂浓度是1×1012cm-3，重掺杂的浓度是1×1019cm-3。
实验例2：超快响应的三维沟槽电极探测器的结构，如图2所示，包括柱状的半导体基体3，半导体基体3通过深离子刻蚀得到一个重掺杂的中空的三维沟槽电极7，三维沟槽电极7的中心刻蚀有重掺杂的中空的三维柱状电极6，电极宽度均为5μm，探测器厚度及电极的厚度均为200μm，三维沟槽电极7与三维柱状电极6的电极间距为5-10μm，三维沟槽电极7与三维柱状电极6的上表面均设有1μm的al金属层4，al金属层4与外围读出电路用bonding-bonding技术连接；探测器上表面、三维沟槽电极7与三维柱状电极6之间的部分覆盖有1μm的绝缘体层5，探测器的底部覆盖有1μm的绝缘体层5，绝缘体层5可以为二氧化硅层；半导体基体3的初始掺杂浓度是1×1012cm-3，重掺杂的浓度是1×1019cm-3。
需要说明的是：本发明方案中，电极间距越小，抗辐射性能越好，且做成阵列后因探测器像素单元更小，可达到更好的位置分辨率。在设计超快响应的抗辐照三维探测器时，我们从探测器的柱状电极宽度以及电极间距开始考虑，当电极宽度在1μm至10μm时，探测器的几何电容(只与探测器阳极面积有关)约为1×10-14f至1×10-13f，为此，进一步考虑到现有工艺极限(目前世界上现有的电极制作工艺为10μm)，我们选择宽度为5μm的电极宽度作为阳极。相对应的，在控制几何电容的前提下，电极间距也可以进一步缩小，在本发明专利中，我们取5-10μm。在研究中，我们发现环径比需要大于等于30，也就是说5微米的电极间距，要使得探测器能够更好的工作，探测器厚度要大于等于150微米，但是进一步增大会导致几何电容呈现数量级的增大，因此综合电容与探测器电场分布，即收集效率的考虑，探测器厚度在150至200微米最佳。探测器厚度达到200微米以上，即制作电极宽度在5微米时刻蚀厚度达到200微米以上，又是另一大工艺难题。而我们若为了实现探测器厚度将电极宽度设计得更宽，则探测器的死区(非电荷收集区)又会变得更大。综合以上各种关于电极宽度、电极间距、电极厚度、死区(非电荷收集区)、探测器位置分辨率等因素考虑，我们最终选择电极间距5微米，电极宽度5微米，探测器厚度200微米的设计。
将偏置电压调到接近击穿电压，可保证最大的漂移速度，进一步提高探测器的抗辐照能力，缩短响应时间。
三维沟槽探测器阵列的实例中因减少探测器单元面积大大提高了探测器位置分辨率。
如图3，可以看到辐射条件下在偏置电压达到14伏时(全耗尽电压，即工作电压仅4至7伏)，电场强度的最大值仍只有40000v/cm，离击穿电压下的电场强度300000v/cm还相差甚远。按经验，辐照强度即使有所增加，全耗尽电压也不会增加太多，说明该探测器可以在辐照强度下工作。电极间距若为5微米，通过调整偏置电压可使得载流子达到饱和漂移速度，1x107m/s，此时响应时间可达到50皮秒。暗电流和探测器的几何结构有关，此设计几何结构简单，且尺寸小，因此暗电流小。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。