半导体装置结构及其形成方法与流程

本发明实施例有关于半导体技术，且特别是有关于具有电阻式随机存取存储器(resistiverandomaccessmemory，rram)结构的半导体装置结构及其形成方法。

背景技术：

半导体集成电路(integratedcircuit，ic)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的制程一般来说具有增加生产效率与降低相关费用的益处。

然而，这些进步增加了加工与制造集成电路的复杂性。由于部件(feature)尺寸持续缩减，制造制程持续变得更加难以执行。因此，形成越来越小的尺寸的可靠的半导体装置是个挑战。

技术实现要素：

在一些实施例中，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成下电极层；在下电极层上方形成资料储存层；在资料储存层上方形成离子扩散阻障层，其中离子扩散阻障层为掺杂氮、碳或前述的组合的金属材料；在离子扩散阻障层上方形成覆盖层，其中覆盖层由金属材料制成；以及在覆盖层上方形成上电极层。

在一些其他实施例中，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成下电极层；在下电极层上方形成可变电阻层；在可变电阻层上方形成阻障层；在阻障层上方形成覆盖层，其中覆盖层由金属材料制成，且覆盖层直接接触阻障层；以及在覆盖层上方形成上电极层。

在另外一些实施例中，提供半导体装置结构，半导体装置结构包含半导体基底；下电极，位于半导体基底上方；可变电阻层，位于下电极上方；离子扩散阻障层，位于可变电阻层上方，其中离子扩散阻障层为掺杂氮或碳的金属材料；覆盖层，位于离子扩散阻障层上方，其中覆盖层由金属材料制成；以及上电极，位于覆盖层上方。

附图说明

根据以下的详细说明并配合所附图式可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1a-1j为依据一些实施例的形成半导体装置结构的制程的各种阶段的剖面示意图。

图2为依据一些实施例的半导体装置结构的剖面示意图。

【符号说明】

100半导体基底

102、108、130介电层

104、110、132阻障层

106、134导电部件

109开口

112、120导电层

114资料储存层

116离子扩散阻障层

118覆盖层

122、122’掩模元件

124、128保护层

126保护元件

具体实施方式

要了解的是以下的揭露内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化揭露内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的揭露内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，揭露内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述图式中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了图式所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。

以下描述本发明一些实施例。可提供额外的操作于这些实施例描述的阶段之前、这些实施例描述的阶段中和这些实施例描述的阶段之后。对于不同的实施例，可取代或消除所述的一些阶段。可将额外的部件增加至半导体装置结构。对于不同的实施例，可取代或消除以下所述的一些部件。虽然以特定顺序进行操作来讨论一些实施例，但是可以其他逻辑顺序进行这些操作。

图1a-1j为依据一些实施例的形成半导体装置结构的制程的各种阶段的剖面示意图。在一些实施例中，将形成的半导体装置结构包含电阻式随机存取存储器(rram)结构。如图1a所示，接收或提供半导体基底100。在一些实施例中，半导体基底100为整体(bulk)半导体基底，例如半导体晶片。举例来说，半导体基底100包含硅或其他元素半导体材料(例如锗)。在一些其他实施例中，半导体基底100包含化合物半导体。化合物半导体可包含碳化硅、砷化镓、砷化铟、磷化铟、其他合适的化合物半导体或前述的组合。在一些实施例中，半导体基底100包含绝缘层上覆半导体(semiconductoroninsulator，soi)基底。绝缘层上覆半导体基底可透过使用植氧分离(separationbyimplantationofoxygen，simos)制程、晶片接合制程、其他可应用的方法或前述的组合制造。

在一些实施例中，隔离部件(未显示)形成于半导体基底100中，以定义并隔离形成于半导体基底100中的各种装置元件(未显示)。举例来说，隔离部件包含浅沟槽隔离(shallowtrenchisolation，sti)部件或硅局部氧化(localoxidationofsilicon，locos)部件。

在一些实施例中，各种装置元件形成于半导体基底100中及/或半导体基底100上。可形成于半导体基底100中的各种装置元件的范例包含晶体管(例如金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、互补式金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性接面型晶体管(bipolarjunctiontransistors，bjt)、高压晶体管、高频晶体管、p型通道场效晶体管及/或n型通道场效晶体管(p-channelfieldeffecttransistors/n-channelfieldeffecttransistors，pfets/nfets)等)、二极管、其他合适的元件或前述的组合。进行各种制程以形成各种装置元件，例如沉积、蚀刻、注入、光微影、退火、平坦化、一个或多个其他可应用的制程或前述的组合。

在一些实施例中，介电层102形成于半导体基底100上方，如图1a所示。介电层102可包含多个子层。介电层102可由含碳的氧化硅、氧化硅、硼硅玻璃(borosilicateglass，bsg)、磷硅玻璃(phosphosilicateglass，psg)、掺杂硼的磷硅玻璃(boron-dopedphosphosilicateglass，bpsg)、氟硅玻璃(fluorinatedsilicateglass，fsg)、多孔介电材料、其他合适的低介电常数(low-k)介电材料、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。

在一些实施例中，多个导电部件形成于介电层102中。导电部件可包含导电接点、导线及/或导通孔。介电层102和形成于介电层102中的导电部件为将在后续形成的互连结构的一部分。介电层102和在介电层102中的导电部件的形成可涉及多个沉积制程、图案化制程和平坦化制程。半导体基底100中及/或半导体基底100上的装置元件将透过形成于半导体基底100上方的互连结构互连。

在一些实施例中，导电部件106形成于介电层102中，如图1a所示。导电部件106可为导线。在一些实施例中，阻障层104形成于导电部件106与介电层102之间。可使用阻障层104以防止导电部件106的金属离子扩散进入介电层102中。

在一些实施例中，沟槽形成于介电层102中。每一沟槽可连接一通孔(viahole)(未显示)。使用沟槽以容纳导线和阻障层。沟槽的形成可涉及光微影制程和蚀刻制程。之后，阻障层104沉积于介电层102上方。阻障层104延伸至沟槽的底部和侧壁部分上。阻障层104可由氮化钽、氮化钛、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。阻障层104可透过使用化学气相沉积(chemicalvapordeposition，cvd)制程、原子层沉积(atomiclayerdeposition，ald)制程、物理气相沉积(physicalvapordeposition，pvd)制程、电镀制程、无电电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

之后，依据一些实施例，导电材料层沉积于阻障层104上方。导电材料层可由铜、钴、钨、钛、镍、金、铂、石墨烯、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。导电材料层可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、电镀制程、无电电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

之后，依据一些实施例，移除在沟槽之外的阻障层104和导电材料层。在沟槽的其中一者中的导电材料层的余留部分形成导电部件106。在一些实施例中，使用平坦化制程移除沟槽之外的阻障层104和导电材料层。平坦化制程可包含化学机械研磨(chemicalmechanicalpolishing，cmp)制程、干式研磨制程、机械研磨制程、蚀刻制程、一个或多个其他可应用的制程或前述的组合。

依据一些实施例，如图1a所示，介电层108沉积于介电层102和导电部件106上方。介电层108可由碳化硅(sic)、掺杂氮的碳化硅、掺杂氧的碳化硅、氮化硅(sin)、氮氧化硅(sion)、氧化硅、一个或多个其他合适的材料或前述的组合制成，或包含前述材料。介电层108可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、一个或多个其他可应用的制程或前述的组合沉积。在一些实施例中，将介电层108图案化以形成开口109暴露出导电部件106，如图1a所示。

依据一些实施例，如图1b所示，阻障层110沉积于介电层108上方。阻障层110延伸至开口109的侧壁和底部部分上。阻障层110可由氮化钽、氮化钛、一个或多个其他合适的材料或前述的组合制成，或包含前述材料。阻障层110可透过使用化学气相沉积(cvd)制程、原子层沉积(ald)制程、物理气相沉积(pvd)制程、电镀制程、无电电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

之后，依据一些实施例，导电层112沉积于阻障层110上方，如图1b所示。导电层112可填充开口109。使用导电层112作为将形成的存储器装置的下电极层。导电层112可由铜、钴、钨、钛、镍、金、铂、石墨烯、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。导电层112可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、电镀制程、无电电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

在一些实施例中，将导电层112平坦化以为导电层112提供大致平坦的表面，这可有利于后续的形成制程。导电层112可透过使用化学机械研磨(cmp)制程、研磨制程、干式研磨制程、蚀刻制程、一个或多个其他可应用的制程或前述的组合平坦化。

依据一些实施例，如图1c所示，资料储存层114沉积于导电层112上方。资料储存层114被配置来储存资料单元。在一些实施例中，资料储存层114为可变电阻层，其具有代表资料单元的可变电阻。取决于施加在资料储存层114上的电压，可变电阻可对应资料单元的不同资料状态在不同电阻状态之间改变。

在将足够高的电压施加至资料储存层114之后，资料储存层114可具有降低的电阻。施加的电压可诱导资料储存层114中的离子(例如氧离子及/或氮离子)移动到电极。因此，一系列的空缺(vacancies)形成于资料储存层114中。这些空缺可共同形成一个或多个导电路径。举例来说，透过形成制程，一个或多个导电路径(例如导电丝(filament))可形成于资料储存层114中，使得资料储存层114的电阻显著地降低。

可施加反向电压以部分地破坏形成的导电丝或导电路径。因此，增加了资料储存层114的电阻。因此，可透过电压的施加调整资料储存层114的电阻。资料可储存于资料储存层114中。透过检测通过资料储存层114的电流，得到关于资料储存层114的电阻的资讯。因此，可得到对应的储存资料。

在一些实施例中，资料储存层114由介电材料制成且通常为电绝缘。资料储存层114可由金属氧化物、金属氮化物或前述的组合制成，或包含前述材料。在一些实施例中，资料储存层114由含氧的介电材料制成。在一些实施例中，资料储存层114的材料包含氧化铪、氧化铝、氧化钽、氧化锆、氧化铝铪、一种或多种其他合适的材料或前述的组合。在一些实施例中，资料储存层114可具有在约至约的范围中的厚度。

可使用许多方法来形成资料储存层114。在一些实施例中，资料储存层114透过使用原子层沉积制程、化学气相沉积制程、物理气相沉积制程、旋涂制程、喷涂制程、一个或多个其他可应用的制程或前述的组合沉积。

在一些实施例中，资料储存层114直接接触作为下电极层的导电层112。在一些实施例中，由于平坦化的导电层112提供大致平坦的表面，因此改善了资料储存层114与导电层112之间的附着力。

之后，依据一些实施例，离子扩散阻障层116沉积于资料储存层114上方，如图1c所示。在一些实施例中，离子扩散阻障层116被配置为防止或使材料从资料储存层114扩散变慢及/或防止或使材料扩散进入资料储存层114变慢。在一些实施例中，使用离子扩散阻障层116来使氧离子从资料储存层114扩散变慢及/或使氧离子扩散进入资料储存层114变慢。在一些实施例中，离子扩散阻障层116直接形成于资料储存层114上。在这些情况中，离子扩散阻障层116直接接触资料储存层114。

在一些实施例中，离子扩散阻障层116由掺杂氮、碳或前述的组合的金属材料制成。上述的金属材料可包含钛(ti)、钨(w)、铪(hf)、锆(zr)、钽(ta)、铝(al)、镧(la)、一种或多种其他合适或相似的金属材料或前述的组合。举例来说，离子扩散阻障层116由氮掺杂钛、氮掺杂钽、碳掺杂钛、碳掺杂钽、一种或多种其他掺杂氮及/或碳的合适的金属材料或前述的组合制成，或包含前述材料。

在一些实施例中，离子扩散阻障层116形成为具有在约10％至约45％的范围中的氮或碳的合适原子浓度。在这些情况中，如果氮或碳的原子浓度小于10％，离子扩散阻障层116可能不具有足够的阻障能力。在一些其他情况中，如果氮或碳的原子浓度大于45％，离子扩散阻障层116可能具有太强的阻障能力，导致离子(例如氧离子)可能不能从资料储存层114扩散及/或扩散进入资料储存层114中。

然而，可对本发明实施例做许多变化及/或修改。离子扩散阻障层116可具有不同的氮或碳的原子浓度。在一些其他实施例中，离子扩散阻障层116形成为具有在约20％至约35％的范围中的氮或碳的原子浓度。

在一些实施例中，离子扩散阻障层116形成为具有在约至约的范围中的合适厚度。在一些情况中，如果离子扩散阻障层116的厚度小于离子扩散阻障层116可能不具有足够的阻障能力。在一些其他情况中，如果离子扩散阻障层116的厚度大于离子扩散阻障层116可能具有太强的阻障能力，导致离子(例如氧离子)可能不能从资料储存层114扩散及/或扩散进入资料储存层114中。

然而，可对本发明实施例做许多变化及/或修改。离子扩散阻障层116可具有不同的厚度。在一些其他实施例中，离子扩散阻障层116形成为具有在约至约的范围中的厚度。

在一些实施例中，离子扩散阻障层116透过使用原子层沉积制程、化学气相沉积制程、物理气相沉积制程、一个或多个其他可应用的制程或前述的组合沉积。在一些实施例中，离子扩散阻障层116的沉积涉及使用含金属的气体和含掺杂物的气体。含掺杂物的气体可为或包含含氮气体、含碳气体、一种或多种其他合适的气体或前述的组合。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，金属层沉积于资料储存层114上方。之后，使用离子注入制程以氮及/或碳掺杂金属层。因此，形成由掺杂氮及/或碳的金属材料制成的离子扩散阻障层116。

依据一些实施例，如图1c所示，覆盖层118随后沉积于离子扩散阻障层116上方。在一些实施例中，使用覆盖层118作为离子储存区。在后续形成制程及/或设置制程期间，覆盖层118可诱导资料储存层114中空缺的形成。举例来说，使用覆盖层118来从资料储存层114接收氧离子。因此，形成导电路径或导电丝的空缺形成于资料储存层114中。因此可实现形成制程及/或设置(setting)制程。

在一些实施例中，覆盖层118比离子扩散阻障层116厚。在一些实施例中，覆盖层118形成为具有在约至约的范围中的合适厚度。在一些情况中，如果覆盖层118的厚度小于约覆盖层118可能不能够包含从资料储存层114来的足够量的氧离子，导致可能不易进行形成制程及/或设置制程。在一些其他情况中，如果覆盖层118的厚度小于约重置(reset)制程的操作速度可能变慢。在一些实施例中，离子扩散阻障层116的厚度与覆盖层118的厚度的比值在约0.02至约0.2的范围中。

在一些实施例中，覆盖层118由金属材料制成。在一些实施例中，覆盖层118由钛(ti)、铪(hf)、锆(zr)、镧(la)、钽(ta)、镍(ni)、钨(w)、一种或多种其他合适的金属材料制成，或包含前述材料。在一些实施例中，覆盖层118由纯金属材料或纯金属材料的组合制成。在一些实施例中，覆盖层118大致不包含氮或碳。在一些实施例中，覆盖层118透过使用物理气相沉积制程、化学气相沉积制程、原子层沉积制程、电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

之后，依据一些实施例，导电层120沉积于覆盖层118上方，如图1c所示。使用导电层120作为将形成的存储器装置的上电极层。导电层120可由铜、钴、钨、钛、镍、金、铂、石墨烯、一种或多种其他合适的材料制成，或包含前述材料。导电层120可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、电镀制程、无电电镀制程、一个或多个其他可应用的制程或前述的组合沉积。

依据一些实施例，如图1d所示，掩模元件122形成于导电层120上方。使用掩模元件122辅助导电层120、覆盖层118和离子扩散阻障层116的后续图案化制程。掩模元件122可由氮化硅、氮氧化硅、氧化硅、一种或多种其他合适的材料制成，或包含前述材料。可使用光微影制程和蚀刻制程来形成掩模元件122。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，不形成掩模元件122。

依据一些实施例，如图1e所示，部分地移除导电层120、覆盖层118和离子扩散阻障层116以将其图案化。在图案化制程之后，暴露出资料储存层114。在一些实施例中，导电层120、覆盖层118和离子扩散阻障层116透过使用一个或多个蚀刻制程部分地移除。在一些实施例中，在将导电层120、覆盖层118和离子扩散阻障层116图案化期间，部分地移除资料储存层114。

依据一些实施例，如图1f所示，保护层124沉积于图1e所示的结构上方。保护层124可由氮化硅、氮氧化硅、氧化硅、一种或多种其他合适的材料制成，或包含前述材料。在一些实施例中，保护层124透过使用化学气相沉积制程、原子层沉积制程、旋涂制程、物理气相沉积制程、一个或多个其他可应用的制程或前述的组合沉积。

依据一些实施例，如图1g示，部分地移除保护层124以形成保护元件126。保护元件126覆盖导电层120、覆盖层118和离子扩散阻障层116的侧壁。可使用蚀刻制程来形成保护元件126。在蚀刻制程期间，也可能蚀刻掩模元件122。因此，可形成有着较小厚度的掩模元件122’。

可对本发明实施例做许多变化及/或修改。在一些其他实施例中，不形成保护层124或保护元件126。

依据一些实施例，如图1h所示，部分地移除资料储存层114、导电层112和阻障层110以将其图案化。在一些实施例中，资料储存层114、导电层112和阻障层110透过使用一个或多个蚀刻制程部分地移除。在将资料储存层114、导电层112和阻障层110图案化的期间，保护元件126和掩模元件122’可共同用作蚀刻掩模。

依据一些实施例，如图1i所示，保护层128沉积于图1h所示的结构上方。在一些实施例中，保护层128含有硅、氧及/或碳。保护层128可由氧化硅、氮化硅、碳化硅、氮氧化硅、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。在一些实施例中，保护层128可由大致不含氧的材料制成。在一些实施例中，保护层128为单一层。在一些其他实施例中，保护层128包含多个子层。这些子层可由相同材料制成。或者，一些子层由不同材料制成。保护层128可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、旋涂制程、一个或多个其他可应用的制程或前述的组合沉积。

之后，依据一些实施例，介电层130沉积于保护层128上方，如图1i所示。介电层130可由含碳的氧化硅、氧化硅、硼硅玻璃(bsg)、磷硅玻璃(psg)、掺杂硼的磷硅玻璃(bpsg)、氟硅玻璃(fsg)、多孔介电材料、其他合适的低介电常数介电材料、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。介电层130可透过使用化学气相沉积制程、原子层沉积制程、物理气相沉积制程、旋涂制程、喷涂制程、一个或多个其他可应用的制程或前述的组合沉积。

依据一些实施例，如图1j所示，导电部件134形成于介电层130中。导电部件134电性连接至导电层120。在一些实施例中，导电部件134为导通孔(conductivevia)。在一些实施例中，导电部件134为导线。在一些实施例中，导电部件134为透过使用双镶嵌(dualdamascene)制程形成的导通孔和导线的组合。

在一些实施例中，在形成导电部件134之前形成阻障层132。阻障层132的材料和形成方法可相同或类似于阻障层104的材料和形成方法。导电部件134的材料和形成方法可相同或类似于导电部件106的材料和形成方法。

依据一些实施例，如图1j所示，形成有着电阻式随机存取存储器(rram)结构的半导体装置。导电层112和120分别作为下电极和上电极。导电层112和120将资料储存层114、离子扩散阻障层116和覆盖层118夹于中间。电阻式随机存取存储器结构采用氧空缺(oxygenvacancies)来操控资料储存层114的电阻。当在导电层112和120上施加设定电压时，资料储存层114中的离子(例如氧离子)通过离子扩散阻障层116移动至覆盖层118，进而从氧空缺重新形成导电路径(最初由形式电压形成)并将可变电阻转换成低电阻状态。举例来说，设定电压为正电压。当在导电层112和120上重置电压时，离子(例如氧离子)通过离子扩散阻障层116移动回到资料储存层114，进而填充氧空缺并将可变电阻转换成高电阻状态。举例来说，重置电压为负电压。

离子扩散对于高操作温度中或重复操作下的电阻式随机存取存储器结构是个挑战。举例来说，在高电阻状态下，由于浓度梯度的缘故，氧离子可缓慢地扩散回覆盖层118。因此，可再次形成导电丝或导电路径，这会降低资料储存层114的电阻。或者，在低电阻状态下，氧离子可缓慢地扩散回资料储存层114。因此，可部份地破坏导电丝或导电路径，这会增加资料储存层114的电阻。当扩散发生时，可变电阻增加或降低，最终在高电阻状态与低电阻状态之间切换可变电阻的状态。这对于由可变电阻表示的资料单元的状态产生不希望得到的改变，进而导致资料损坏和减少的资料保存。

在一些实施例中，由于离子扩散阻障层116形成于资料储存层114与覆盖层118之间，因此防止或使不希望得到的离子扩散变慢。举例来说，在高电阻状态下，由于离子扩散阻障层116的缘故，防止氧离子从资料储存层114扩散回覆盖层118。因此，大致没有不希望得到的导电丝形成于资料储存层114中。资料储存层114可仍在高电阻状态下。举例来说，在低电阻状态下，由于离子扩散阻障层116的缘故，防止氧离子从覆盖层118扩散回资料储存层114。因此，由于氧离子被阻挡，因此防止资料储存层114中的导电丝被破坏。资料储存层114可仍在低电阻状态下。改善了电阻式随机存取存储器结构的效能、保存性和可靠度。在一些实施例中，当与没有离子扩散阻障层116的其他实施例相比，切换窗口(switchingwindow)改善了约1.5倍至约2.5倍。

可对本发明实施例做许多变化及/或修改。依据一些实施例，图2为半导体装置结构的剖面示意图。在一些实施例中，提供或接收与图1a显示的结构相同或相似的结构。在一些实施例中，在形成下电极层(例如导电层112)之前，介电层108形成于半导体基底100上方。之后，开口109形成于介电层108中。在一些实施例中，形成阻障层110和导电层112。阻障层110和导电层112的一部分延伸进入开口109中。在一些实施例中，不将导电层112平坦化。因此，导电层112包含弯曲的上表面。在一些实施例中，后续形成的资料储存层114、离子扩散阻障层116、覆盖层118和导电层120也因此包含弯曲的上表面，如图2所示。

本发明实施例形成包含电阻式随机存取存储器(rram)结构的半导体装置。电阻式随机存取存储器结构包含夹在下电极与上电极之间的资料储存层和覆盖层。由掺杂氮及/或碳的金属材料制成的离子扩散阻障层形成于资料储存层与覆盖层之间。离子扩散阻障层可用来防止资料储存层与覆盖层之间不希望得到的离子扩散。因此，显著地改善了半导体装置结构的品质和可靠度。

依据一些实施例，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成下电极层以及在下电极层上方形成资料储存层。此方法也包含在资料储存层上方形成离子扩散阻障层以及在离子扩散阻障层上方形成覆盖层，离子扩散阻障层为掺杂氮、碳或前述的组合的金属材料，覆盖层由金属材料制成。此方法更包含在覆盖层上方形成上电极层。

在一些其他实施例中，上述方法更包含将上电极层、覆盖层和离子扩散阻障层图案化以暴露出资料储存层；在暴露出资料储存层之后，在上电极层的侧壁、覆盖层的侧壁和离子扩散阻障层的侧壁上形成保护元件；以及在形成保护元件之后，将资料储存层和下电极层图案化。

在一些其他实施例中，其中在将上电极层、覆盖层和离子扩散阻障层图案化的期间，部分地移除资料储存层。

在一些其他实施例中，其中资料储存层为金属氧化物层。

在一些其他实施例中，其中形成离子扩散阻障层为具有氮或碳的原子浓度在约10％至约45％的范围中内。

在一些其他实施例中，其中使用含金属气体和含掺杂物气体形成离子扩散阻障层，且含掺杂物气体包括含氮气体、含碳气体或前述的组合。

在一些其他实施例中，上述方法更包含在形成资料储存层之前，将下电极层平坦化。

在一些其他实施例中，其中形成离子扩散阻障层直接于资料储存层上。

在一些其他实施例中，上述方法更包含在上电极层上方形成介电层；以及在介电层中形成导电部件，其中导电部件电性连接至上电极层。

在一些其他实施例中，其中形成覆盖层为比离子扩散阻障层更厚。

依据一些实施例，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成下电极层以及在下电极层上方形成可变电阻层。此方法也包含在可变电阻层上方形成阻障层以及在阻障层上方形成覆盖层，覆盖层由金属材料制成，且覆盖层直接接触阻障层。此方法更包含在覆盖层上方形成上电极层。

在一些其他实施例中，其中阻障层为掺杂氮或碳的金属材料。

在一些其他实施例中，其中形成阻障层为具有氮或碳的原子浓度在约10％至约45％的范围内。

在一些其他实施例中，上述方法更包含部分地蚀刻上电极层、覆盖层和阻障层以暴露出可变电阻层；在暴露出可变电阻层之后，在上电极层的侧壁、覆盖层的侧壁和阻障层的侧壁上形成保护元件；以及在形成保护元件之后，部分地蚀刻可变电阻层和下电极层。

在一些其他实施例中，上述方法更包含在形成下电极层之前，在半导体基底上方形成介电层；以及在介电层中形成开口，其中下电极层的一部分和可变电阻层的一部分形成于介电层的开口中。

依据一些实施例，提供半导体装置结构，半导体装置结构包含半导体基底以及下电极位于半导体基底上方。半导体装置结构也包含可变电阻层位于下电极上方以及离子扩散阻障层位于可变电阻层上方，离子扩散阻障层为掺杂氮或碳的金属材料。半导体装置结构更包含覆盖层位于离子扩散阻障层上方，且覆盖层由金属材料制成。此外，半导体装置结构包含上电极位于覆盖层上方。

在一些其他实施例中，其中覆盖层直接接触离子扩散阻障层。

在一些其他实施例中，其中离子扩散阻障层具有氮或碳的原子浓度在约10％至约45％的范围内。

在一些其他实施例中，其中离子扩散阻障层比覆盖层薄。

在一些其他实施例中，其中可变电阻层由含氧的介电材料制成。

前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以从各个方面更加了解本发明实施例。本技术领域中具有通常知识者应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。