具有增透钝化层的纳米孔LED阵列芯片及其制备方法与流程

本发明涉及led芯片领域，具体涉及用于可见光通信的具有纳米孔结构的微尺寸led阵列芯片及其制备方法。

背景技术：

可见光通信是led（发光二极管）在超越照明领域的一个重要突破点。为了提高可见光通信系统的调制带宽，可优化信号接收器的反馈电路，或者利用均衡电路抬升损耗过大的频率点。这种技术成本低廉、效果显著，但由于需要处理的频率点不仅与led器件的等效电阻和等效电容密切相关，而且与整个系统的寄生电阻和寄生电容密切相关，电路的调节往往只适用于特定的led器件和系统组件，不适用于批量生产。此外，还可采用高阶的调制技术，例如正交调幅技术（qam）、离散多音频技术（dmt）、正交频分复用技术（ofdm）和波分复用技术（wdm）。但是这些调制技术都依赖复杂的调制电路。

为了提高可见光通信光源的调制带宽，可采用微尺寸led芯片，并利用诸如光子晶体、谐振腔、表面等离激元等技术提高载流子复合速率。但光子晶体的形成需要严格的周期分布的纳米结构，gan基谐振腔需要激光剥离蓝宝石衬底或者外延层分布布拉格反射镜等复杂技术，表面等离激元受限于局域场增强特性与空穴/电子注入层厚度较大的矛盾，这几种技术的工艺难度都较大。此外，由于gan材料与空气折射率差较大，光从led芯片内部出射时，光线逃逸锥较小，出光效率较低，也不利于高信噪比及高速可见光通信。

技术实现要素：

本发明的目的在于针对现有技术的不足，提供了一种具有增透钝化层的纳米孔led阵列芯片。该芯片由n×n个发光单元而成，其中n≥2，每个发光单元的阳极单独引出，所有发光单元共阴极；发光单元的有源区具有较深的纳米孔，纳米孔的深度超过量子阱层，提高了辐射复合速率；芯片表面的钝化层分布有较浅的纳米孔，构成增透钝化层。

本发明的目的还在于提供所述的一种具有增透钝化层的纳米孔led阵列芯片的制备方法。该方法采用“制备介质绝缘层à制备电极à制备介质钝化层à有源区域上介质钝化层开槽à软膜纳米压印à刻蚀纳米孔”的工艺流程，发光单元的有源区域的深纳米孔和芯片表面其它区域的钝化层的浅纳米孔可同时制备完成。

本发明的目的通过如下技术方案实现。

本发明提供的具有增透钝化层的纳米孔led阵列芯片，由n×n个发光单元、n×n个阳极焊盘和两个阴极焊盘组成，其中n≥2，电极焊盘和金属连接线与半导体材料之间由介质绝缘层隔离；发光单元的有源区的直径是100μm至200μm之间；发光单元的有源区具有较深的纳米孔，纳米孔的深度超过量子阱层，纳米孔的直径是300nm至1000nm之间；gan材料表面的介质薄膜层也分布有较浅的纳米孔，构成增透钝化层，纳米孔的深度是200nm至500nm，纳米孔的底部有介质薄膜。

进一步地，从衬底至光出射方向，发光单元的有源区域依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、量子阱层、p型掺杂algan层、p型掺杂gan层、透明电流扩展层、以及介质钝化层。

进一步地，从衬底至光出射方向，电极焊盘区域依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、介质绝缘层、金属电极。

进一步地，发光单元呈圆台结构形式，发光单元的阳极呈圆盘状，分布在圆台的上表面中心；发光单元的阴极呈圆环状，围绕着圆台分布；阴极圆环有一个缺口，阳极与阳极焊盘之间的金属连接线穿过这个缺口实现连接，金属连接线的宽度是20μm以上，缺口的宽度比金属连接线的宽度大20μm以上；每个发光单元的阳极单独引出至阳极焊盘，所有发光单元共阴极且在第一行和第n行各有一个阴极焊盘。

进一步地，介质绝缘层分布在整个芯片的半导体材料的上表面，在电极焊盘和金属连接线与半导体材料之间形成电绝缘，但在发光单元的阳极和阴极区域开槽；所述介质绝缘层是sio2、sin、sion中的一种以上，厚度是300nm以上；所述半导体材料包含透明电流扩展层、p型掺杂gan层、p型掺杂algan层、量子阱层、n型掺杂gan层。

本发明提供的具有增透钝化层的纳米孔led阵列芯片的制备方法，包括如下步骤：

（1）使用金属氧化物气相沉积法制备gan基led外延片，gan基led外延片的结构依次包括蓝宝石衬底、gan缓冲层、非故意掺杂gan层、n型掺杂gan层、量子阱层、p型掺杂algan层和p型掺杂gan层。

（2）使用电子束蒸发在gan基led外延片上沉积透明电流扩展层，经快速退火形成欧姆接触，再使用紫外光刻和湿法腐蚀，形成只在发光单元的有源区域分布的透明电流扩展层圆盘。所述快速退火工艺的退火温度是500~650℃，升温速率是5~15℃/sec，气氛是氮气和氧气的混合气，退火时间是60~300sec。

（3）使用感应耦合等离子体刻蚀，暴露n型掺杂gan层，形成发光单元的圆台结构。

（4）使用等离子体增强化学气相沉积制备介质绝缘层，再使用紫外光刻和感应耦合等离子体刻蚀，在发光单元的阳极和阴极区域开槽。

（5）使用负胶剥离和电子束蒸发，在发光单元的圆台上的阳极开槽区域制备圆盘状的阳极，在阴极开槽区域制备圆环状的阴极，并在电极绝缘层上制备阳极焊盘、阴极焊盘以及金属连接线。

（6）使用等离子体增强化学气相沉积制备介质钝化层，接着使用紫外光刻和感应耦合等离子体刻蚀在有源区域上的介质钝化层开槽用于纳米压印；开槽区域的范围是：在发光单元的圆台之内，发光单元的阳极开槽区域之外，以及发光单元的金属连接线区域之外。

（7）在介质钝化层上旋涂增粘剂和纳米压印胶，再使用软膜纳米压印在整个芯片的上表面压印成型纳米孔图案；然后使用感应耦合等离子体刻蚀去除空气孔底部残留的纳米压印胶。

（8）使用感应耦合等离子体刻蚀将纳米压印胶上的纳米孔图案转移到介质钝化层。

（9）再使用感应耦合等离子体刻蚀机进行刻蚀。在有源区域，纳米孔图案依次从较薄的介质钝化层转移到透明电流扩展层和gan半导体材料层，gan半导体材料的刻蚀深度超过量子阱的深度50nm以上；在其他区域，纳米孔图案继续在较厚的介质钝化层往深处延伸。

（10）使用紫外光刻和湿法腐蚀，在阳极、阴极、电极焊盘和金属连接线区域暴露金属电极。

进一步地，步骤（4）中，介质绝缘层的等离子体增强化学气相沉积分四步制备，第一步，将led外延片放入等离子体增强化学气相沉积设备的样品载盘，沉积介质薄膜至目标厚度的1/4；第二步，将led外延片在载盘上旋转90°，沉积介质薄膜至目标厚度的1/2；第三步，将led外延片在载盘上再旋转90°，沉积介质薄膜至目标厚度的3/4；第四步，将led外延片在载盘上再旋转90°，沉积介质薄膜至目标厚度。

与现有技术相比，本发明具有如下优点和有益效果：

（1）本发明制备的具有增透钝化层的纳米孔led阵列芯片，采用独立可控的n×n个微尺寸发光单元，在保持调制带宽的基础上，结合多输入多输出（mimo）技术和简单的开关键控（ook）编码技术就可以提高通信容量；发光单元的阳极焊盘和金属连接线分布在介质绝缘层之上，且所有发光单元共阴极，使得各发光单元的半导体外延层无需隔离就可以实现独立可控，避免了相邻发光单元的半导体外延层相互隔离时的深刻蚀工艺，所以阵列芯片的集成方式具有工艺简单、良率高的优点。

（2）本发明制备的具有增透钝化层的纳米孔led阵列芯片，采用“制备介质绝缘层à制备电极à制备介质钝化层à有源区域上介质钝化层开槽à软膜纳米压印à刻蚀纳米孔”的工艺流程。一方面，为了在金属线与半导体材料之间形成良好的隔离，需要使用较厚的介质隔离层；为了在纳米孔刻蚀工艺中保护金属电极不受损伤，需要使用较厚的介质钝化层；介质隔离层和介质钝化层都覆盖了发光单元的有源区域；在有源区域刻蚀纳米孔时，这两层都需要被刻蚀掉，因此要求纳米压印胶足够厚或者压印胶/介质层的刻蚀选择比足够大，从而给纳米压印工艺或者纳米孔刻蚀工艺造成很大的困难；通过在有源区域上介质钝化层开槽，可将有源区域的钝化层的厚度适当减薄；当有源区的纳米孔刻蚀完成后，其它区域的钝化层虽然也被刻蚀得到纳米孔，但纳米孔的底部有足够厚度的介质薄膜以避免损伤金属电极或gan材料。另一方面，使用软膜纳米压印，在整个凹凸起伏的芯片表面都可压印得到纳米孔图案，发光单元的有源区域的深纳米孔和gan表面的钝化层的浅纳米孔可同时制备完成，有源区域的深纳米孔提高了辐射复合速率，钝化层的浅纳米孔构成了增透的钝化层，都有利于提高光子模式的逸出，提高出光效率和调制带宽。

（3）本发明提出的具有增透钝化层的纳米孔led阵列芯片的制备方法，在制备介质绝缘层时，采用“沉积1/4厚度à旋转90°再沉积1/4厚度à旋转90°再沉积1/4厚度à旋转90°再沉积1/4厚度”的四步工艺流程，有利于降低sio2中的针孔，降低漏电，从而可使用较薄的sio2介质层就可满足隔离效果。

附图说明

图1a为具体实施例中具有增透钝化层的纳米孔led阵列芯片的俯视图示意图；

图1b为具体实施例中具有增透钝化层的纳米孔led阵列芯片在截线aa’处的横截面示意图；

图2a为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备欧姆接触层以及发光单元的圆台后的俯视图示意图；

图2b为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备介质绝缘层且开电极槽后的俯视图示意图；

图2c为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备金属电极后的俯视图示意图；

图2d为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备介质掩膜层且开纳米压印槽后的俯视图示意图；

图2e为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中纳米压印且干法刻蚀后的俯视图示意图；

图2f为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中开槽暴露金属电极和电极焊盘后的俯视图示意图；

图3a为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备欧姆接触层以及发光单元的圆台后的横截面示意图；

图3b为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备介质绝缘层且开电极槽后的横截面示意图；

图3c为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备金属电极后的横截面示意图；

图3d为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中制备介质掩膜层且开纳米压印槽后的横截面示意图；

图3e为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中纳米压印且干法刻蚀后的横截面示意图；

图3f为实施例1的具有增透钝化层的纳米孔led阵列芯片制备过程中开槽暴露金属电极和电极焊盘后的横截面示意图；

图中，1—蓝宝石衬底；2—gan缓冲层；3—非故意掺杂gan层；4—n型掺杂gan层；5—量子阱层；6—p型掺杂algan层；7—p型掺杂gan层；8—透明电流扩展层；100—介质绝缘层；101—gan表面的介质钝化层；102—金属电极上的介质钝化层；103—有源区域的介质钝化层；200—阳极；201—阴极；202—金属连接线；203—阴极焊盘；204—阳极焊盘；300—介质绝缘层上阳极的开槽；301—介质绝缘层上阴极的开槽；302—介质钝化层上有源区域的开槽；303—钝化层上阳极的开槽；304—钝化层上阴极的开槽；305—钝化层上阳极焊盘的开槽；306—钝化层上阴极焊盘的开槽；401—纳米孔刻蚀后gan表面的钝化层；402—gan表面的钝化层的纳米孔；403—纳米孔刻蚀后金属电极上的钝化层；404—金属电极上的钝化层的纳米孔；405—纳米孔刻蚀后有源区域的钝化层；406—有源区的纳米孔；81—发光单元的圆台。

具体实施方式

以下结合附图对本发明的具体实施作进一步说明，但本发明的实施和保护范围不限于此。

如图1a和图1b所示为本发明具体实施例中的一种具有增透钝化层的纳米孔led阵列芯片，gan基led芯片由2×2个发光单元、2×2个阳极焊盘和两个阴极焊盘组成，阳极焊盘204、阴极焊盘203和金属连接线202与半导体材料之间由介质绝缘层100隔离；发光单元的有源区域上的介质钝化层103有开槽区域302，开槽区域302具有纳米孔406，纳米孔的直径是450nm，纳米孔的深度是900nm，开槽区域302的介质钝化层405的厚度是70nm；gan材料表面的sio2介质薄膜层也分布有纳米孔402，纳米孔的直径是450nm，纳米孔的深度是280nm，纳米孔的底部的介质薄膜的厚度是70nm，介质薄膜层401的厚度是750nm；发光单元的阳极上有介质钝化层的开槽303、阴极上有介质钝化层的开槽304、阳极焊盘上有介质钝化层的开槽305、阴极焊盘上有介质钝化层的开槽306。

从衬底至光出射方向，发光单元的有源区域依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、量子阱层5、p型掺杂algan层6、p型掺杂gan层7、透明电流扩展层8、以及介质钝化层405。

从衬底至光出射方向，电极焊盘区域依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、介质绝缘层100、阳极焊盘204或阴极焊盘203。

发光单元呈圆台结构形式，圆台81的直径是120μm，发光单元的阳极200呈圆盘状，直径是40μm，分布在圆台81的上表面中心；发光单元的阴极201呈圆环状，宽度为10μm，围绕着圆台81分布；阴极圆环201有一个缺口，缺口宽度为40μm，阳极200与阳极焊盘204之间的金属连接线202穿过这个缺口实现连接，金属连接线202的宽度是20μm。每个发光单元的阳极200单独引出至阳极焊盘204，所有发光单元共阴极且在第一行和第2行各有一个阴极焊盘203。

sio2介质绝缘层100分布在整个芯片的半导体材料的上表面，厚度为400nm，在阳极焊盘204、阴极焊盘203和金属连接线202与半导体材料之间形成电绝缘。gan材料表面的sio2介质薄膜层401由sio2介质绝缘层100和sio2介质钝化层101组成，sio2介质绝缘层100的厚度是400nm，sio2介质钝化层101在沉积后的厚度是480nm，经纳米孔刻蚀工艺流程后，sio2介质钝化层101的厚度是350nm，钝化层含有纳米孔402，纳米孔底部的sio2厚度是70nm，故sio2介质薄膜层401的厚度是750nm。在发光单元的阳极区域200有开槽区域300，在发光单元的阴极区域201有开槽区域301。

实施例1，所述具有增透钝化层的纳米孔led阵列芯片的制备步骤如下。

（1）使用金属氧化物气相沉积法制备gan基led外延片，gan基led外延片的结构依次包括蓝宝石衬底1、gan缓冲层2、非故意掺杂gan层3、n型掺杂gan层4、量子阱层5、p型掺杂algan层6和p型掺杂gan层7。如图3a所示。

（2）使用电子束蒸发在gan基led外延片上沉积透明电流扩展层ito8，厚度为100nm，在n2200sccm、o235sccm的混合气氛下快速退火3min形成欧姆接触，再使用紫外光刻和湿法腐蚀，在常温下使用ito腐蚀液浸泡15min，形成只在发光单元的有源区域分布的ito圆盘，圆盘直径116μm。如图3a所示。

（3）使用感应耦合等离子体刻蚀，刻蚀时间7min，刻蚀深度1.2μm，暴露n型掺杂gan层，形成发光单元的圆台mesa结构81，mesa直径是120μm。如图2a和3a所示。

（4）使用等离子体增强化学气相沉积制备sio2介质绝缘层100，在350℃下，分四步沉积：第一步沉积7min；第二步，将led外延片在载盘上旋转90°，沉积7min；第三步，将led外延片在载盘上再旋转90°，沉积7min；第四步，将led外延片在载盘上再旋转90°，沉积7min；四步总厚度400nm。再使用紫外光刻和感应耦合等离子体刻蚀，在发光单元的阳极区域形成开槽区域300和阴极区域形成开槽区域301。如图2b和图3b所示。

（5）使用负胶剥离和电子束蒸发cr/al/ti/au，四层金属薄膜的厚度分别50/8000/200/100nm，在发光单元的阳极开槽区域300制备圆盘状的阳极200，电极直径是40μm；在发光单元的阴极开槽区域301制备圆环状的阴极201，宽度为10μm；在电极焊盘区域制备方形的阴极焊盘203，焊盘的边长为100μm，制备圆形的阳极焊盘204，焊盘的直径为90μm；并制备阴极之间或者电极与焊盘之间的金属连接线202，宽度为20μm；阳极焊盘204、阴极焊盘203和金属连接线202分布在sio2介质绝缘层100上。如图2c和3c所示。

（6）使用等离子体增强化学气相沉积制备sio2介质钝化层101，在350℃下沉积480nm；接着使用紫外光刻和感应耦合等离子体刻蚀在发光单元的有源区域上的介质钝化层开槽，槽深度是280nm，开槽区域302的范围是：在发光单元的圆台mesa81之内，发光单元的阳极开槽区域300之外，以及发光单元的金属连接线区域202之外。如图2d和3d所示。此时，led芯片表面的sio2介质薄膜共有三个厚度。发光单元的有源区域上的开槽区域302上sio2介质薄膜103的厚度是200nm，金属阳极200、金属阴极201、金属阳极焊盘203、金属阴极焊盘204、金属连接线202上sio2介质薄膜102的厚度是480nm，gan材料表面的sio2介质薄膜是sio2介质绝缘层100和sio2介质钝化层101的总和，厚度是880nm。

（7）在介质钝化层上旋涂增粘剂和纳米压印胶，胶厚度305nm；再使用软膜纳米压印在整个芯片的上表面压印成型纳米孔图案，压印时间5min，紫外曝光量4000mj/cm²，压印深度为280nm；

然后使用感应耦合等离子体刻蚀在chf3和ar混合气氛下处理，chf3流量15sccm，ar流量50sccm，下电极射频功率500w，等离子体射频功率200w，处理时间60sec，去除空气孔底部残留的纳米压印胶。此时，纳米压印胶中的纳米孔的深度已穿透压印胶层，压印胶厚度280nm，纳米孔深度280nm。

（8）再使用感应耦合等离子体刻蚀将纳米压印胶上的纳米孔图案转移到介质钝化层，下电极射频功率100w，等离子体射频功率400w，chf350sccm，ar100sccm，时间4min30sec。此时，发光单元的开槽区域302上纳米孔的深度已穿透sio2介质薄膜103，其它区域的sio2介质钝化层上纳米孔的深度延伸至200nm处。

（9）再使用感应耦合等离子体刻蚀，将纳米孔图案从介质钝化层转移到透明电流扩展层ito8，下电极射频功率150w，等离子体射频功率500w，bcl330sccm，ar60sccm，时间1min。此时，发光单元的开槽区域302上纳米孔的深度已穿透透明电流扩展层ito8，其它区域的sio2介质钝化层上纳米孔的深度延伸至260nm处。

感应耦合等离子体刻蚀继续进行，将纳米孔图案转移到gan半导体材料层，下电极射频功率500w，等离子体射频功率365w，cl290sccm，bcl310sccm，时间4min。此时，发光单元的开槽区域302上纳米孔的深度已到达gan材料深900nm处，其它区域的sio2介质钝化层上纳米孔的深度延伸至410nm处，sio2介质钝化层的厚度减薄130nm。如图2e和3e所示。

（10）使用紫外光刻和湿法腐蚀，在阳极区域开槽303、阴极区域开槽304、阳极焊盘区域开槽305、阴极焊盘区域开槽306暴露金属电极。如图2f和3f所示。