磁存储器件及其制造方法与流程

与示例实施方式一致的装置和方法涉及一种磁存储器件及其制造方法，具体地，涉及包括磁隧道结的磁存储器件及其制造方法。

背景技术：

由于对具有提高的速度和/或降低的功耗的电子装置的增加的需求，半导体器件要求更快的操作速度和/或更低的操作电压。磁存储器件已经被提出来满足这样的要求。例如，磁存储器件可以提供诸如减小的延迟和/或非易失性的技术优点。因而，磁存储器件正浮现为下一代存储器件。

磁存储器件包括磁隧道结(mtj)图案。mtj图案可以包括两个磁性层和插设在这两个磁性层之间的绝缘层。mtj图案的电阻根据磁性层的磁化方向而变化。例如，mtj图案的电阻在磁性层的磁化方向彼此反向平行时比当它们彼此平行时高。这样的电阻差可以用于磁存储器件的数据存储操作。

然而，仍需要更多的研究以批量生产磁存储器件并满足对具有更高的集成密度和更低的功耗特性的磁存储器件的需求。

技术实现要素：

一个或更多个示例实施方式提供一种采用离子束而易于蚀刻磁隧道结层的方法、采用该方法制造磁存储器件的方法、以及由此制造的磁存储器件。

本公开的示例实施方式提供一种在制造磁存储器件的工艺中容易去除导电蚀刻残留物的方法以及由此制造的磁存储器件。

根据一示例实施方式的一方面，一种制造磁存储器件的方法可以包括：在基板上形成磁隧道结层；在磁隧道结层上顺序地形成掩模图案和顶电极图案；采用掩模图案和顶电极图案作为第一蚀刻掩模图案化磁隧道结层以形成磁隧道结图案；在掩模图案的侧表面、顶电极图案的侧表面和磁隧道结图案的侧表面上形成保护层，该保护层延伸以覆盖掩模图案的第一顶表面；去除保护层的在掩模图案的第一顶表面上的部分以暴露掩模图案的第一顶表面；以及去除掩模图案以暴露顶电极图案的第二顶表面。

根据一示例实施方式的一方面，一种制造磁存储器件的方法可以包括：在基板上顺序地形成磁隧道结层、顶电极层和掩模层，该顶电极层插设在磁隧道结层和掩模层之间；在掩模层上形成初始掩模图案；采用初始掩模图案作为第一蚀刻掩模图案化掩模层以形成掩模图案；去除初始掩模图案；以及采用掩模图案作为第二蚀刻掩模图案化顶电极层和磁隧道结层。掩模图案可以在图案化顶电极层和磁隧道结层期间被去除。

根据一示例实施方式的一方面，一种磁存储器件可以包括：下层间绝缘层，设置在基板上；数据存储结构，设置在下层间绝缘层上，每个数据存储结构包括顺序地堆叠在下层间绝缘层上的底电极图案、磁隧道结图案和顶电极图案；导电接触，提供在数据存储结构上；保护层，覆盖每个数据存储结构的第一侧表面；以及上层间绝缘层，提供在下层间绝缘层上以覆盖数据存储结构和导电接触。保护层可以插设在每个数据存储结构的第一侧表面和上层间绝缘层之间并可以延伸以覆盖每个导电接触的第二侧表面的一部分。

附图说明

从下面结合附图对示例实施方式的描述，以上和/或其它的方面将被更清楚地理解，附图中：

图1是示出根据一示例实施方式的制造磁存储器件的方法的流程图；

图2至图10是示出根据一示例实施方式的制造磁存储器件的方法的剖视图；

图11至图13是示出根据一示例实施方式的制造磁存储器件的方法的剖视图；

图14是示出根据一示例实施方式的制造磁存储器件的方法的流程图；

图15至图18是示出根据一示例实施方式的制造磁存储器件的方法的剖视图；

图19和图20是示出根据一示例实施方式的制造磁存储器件的方法的剖视图；

图21是由根据一示例实施方式的方法制造的磁存储器件的平面图；

图22和图23是示出由根据一示例实施方式的方法制造的磁存储器件的磁隧道结图案的示例的剖视图；以及

图24是示出由根据一示例实施方式的方法制造的磁存储器件的单位存储单元的电路图。

具体实施方式

现在将参照附图详细介绍示例实施方式。

附图旨在说明示例实施方式中使用的方法、结构和/或材料的一般特性并对下面提供的书面描述进行补充。然而，这些附图没有按比例绘制，并且可以不精确地反映任何给定示例实施方式的精确结构或性能特点，而不应被解释为限制或限定由示例实施方式所涵盖的值或性质的范围。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和位置可以被减小或夸大。在各附图中使用相似或相同的附图标记旨在表示相似或相同的元件或特征的存在。将是显然的，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种构件、部件、区域、层和/或部分，但是这些构件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个构件、部件、区域、层或部分与另一构件、部件、区域、层或部分区别开。因此，下面讨论的第一构件、部件、区域、层或部分可以被称为第二构件、部件、区域、层或部分，而没有脱离示例实施方式的教导。

图1是示出根据一示例实施方式的制造磁存储器件的方法的流程图。图2至图10是示出根据一示例实施方式的制造磁存储器件的方法的剖视图。

参照图1和图2，下层间绝缘层102可以形成在基板100上。基板100可以是半导体基板(例如硅、绝缘体上硅(soi)、硅锗(sige)、锗(ge)和/或砷化镓(gaas)晶片)。选择元件可以形成在基板100上。选择元件可以为场效应晶体管或二极管。下层间绝缘层102可以形成为覆盖选择元件。下层间绝缘层102可以具有单层结构或多层结构，并可以由氧化物、氮化物和/或氮氧化物形成。

下接触插塞104可以形成在下层间绝缘层102中。每个下接触插塞104可以被提供为穿过下层间绝缘层102并可以连接到基板100。作为示例，每个下接触插塞104可以连接到选择元件中的对应一个的端子之一。下接触插塞104可以由掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛和/或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物和/或钨氮化物)和/或金属半导体化合物(例如金属硅化物)形成，或者包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛和/或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物和/或钨氮化物)和/或金属半导体化合物(例如金属硅化物)。

底电极层bel和磁隧道结层mtjl可以顺序地形成在下层间绝缘层102上(操作s100)。底电极层bel可以由至少一种导电的金属氮化物(例如钛氮化物或钽氮化物)形成，或者包括所述至少一种导电的金属氮化物。底电极层bel可以由溅射工艺、化学气相沉积工艺或原子层沉积工艺形成。磁隧道结层mtjl可以包括顺序地堆叠在底电极层bel上的第一磁性层110、隧道势垒层120和第二磁性层130。第一磁性层110和第二磁性层130中的每个可以包括至少一个磁性层。下面将更详细地描述用于第一磁性层110和第二磁性层130的材料。隧道势垒层120可以由镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和/或镁硼氧化物形成，或者包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和/或镁硼氧化物。第一磁性层110、隧道势垒层120和第二磁性层130中的每个可以由物理气相沉积工艺或化学气相沉积工艺形成。

顶电极层tel、掩模层140和第一初始掩模层150可以顺序地形成在磁隧道结层mtjl上。顶电极层tel可以由金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)形成，或者包括金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)。顶电极层tel可以由溅射工艺、化学气相沉积工艺或原子层沉积工艺形成。掩模层140可以由从金属氧化物、金属氮化物和含碳材料组成的组选择且与顶电极层tel的材料不同的材料形成，或者包括从金属氧化物、金属氮化物和含碳材料组成的组选择且与顶电极层tel的材料不同的材料。掩模层140可以由溅射工艺、化学气相沉积工艺或原子层沉积工艺形成。顶电极层tel和掩模层140中的每个的厚度可以为在垂直于基板100的顶表面100u的方向上的测量值。掩模层140可以形成为具有比顶电极层tel的厚度小的厚度。第一初始掩模层150可以由硬掩模上旋涂(soh)材料(例如含碳材料)形成，或者包括硬掩模上旋涂(soh)材料(例如含碳材料)。

光致抗蚀剂图案170可以形成在第一初始掩模层150上。抗反射层160可以插设在第一初始掩模层150和光致抗蚀剂图案170之间。光致抗蚀剂图案170可以被提供为具有限定将在下面描述的磁隧道结图案的位置和形状的多个开口172。抗反射层160可以由例如硅氮氧化物形成，或者包括例如硅氮氧化物。

参照图3，抗反射层160和第一初始掩模层150可以采用光致抗蚀剂图案170作为蚀刻掩模来蚀刻。因此，多个孔h可以形成在抗反射层160和第一初始掩模层150中。所述多个孔h中的每个可以形成为穿过抗反射层160和第一初始掩模层150，从而暴露掩模层140的顶表面。每个孔h的位置和形状可以由开口172中的对应一个确定。光致抗蚀剂图案170可以在抗反射层160和第一初始掩模层150的蚀刻之后被去除。之后，第二初始掩模层180可以形成在抗反射层160上以填充所述多个孔h。第二初始掩模层180可以由例如硅氧化物形成，或者包括例如硅氧化物。

参照图1、图4和图5，掩模图案142和顶电极图案te可以形成在磁隧道结层mtjl上(操作s110)。

参照图4，第二初始掩模图案182可以形成在掩模层140上。第二初始掩模图案182的形成可以包括平坦化第二初始掩模层180以暴露抗反射层160以及去除抗反射层160和第一初始掩模层150。第二初始掩模层180的平坦化可以采用例如回蚀刻工艺进行。抗反射层160和第一初始掩模层150的去除可以采用例如灰化和/或剥离工艺进行。第二初始掩模图案182可以限定将在下面描述的磁隧道结图案的位置和形状。掩模层140可以采用第二初始掩模图案182作为蚀刻掩模来蚀刻，因而，掩模图案142可以形成在顶电极层tel上。

参照图5，顶电极层tel可以采用第二初始掩模图案182和掩模图案142作为蚀刻掩模来蚀刻。因此，顶电极图案te可以形成在磁隧道结层mtjl上。在某些示例实施方式中，第二初始掩模图案182可以在对顶电极层tel的蚀刻工艺期间被去除。在某些示例实施方式中，与附图所示的不同，在对顶电极层tel的蚀刻工艺之后，每个第二初始掩模图案182的一部分可以保留在掩模图案142中的对应一个上。每个顶电极图案te可以形成为具有第一厚度t1，并且每个掩模图案142可以形成为具有第二厚度t2，第二厚度t2小于第一厚度t1。掩模图案142可以分别提供在顶电极图案te上。

参照图1和图6，可以进行采用顶电极图案te和掩模图案142作为蚀刻掩模的离子束蚀刻工艺以形成磁隧道结图案mtj和底电极图案be(操作s120)。每个第二初始掩模图案182的在掩模图案142中的对应一个上的任何保留部分可以在离子束蚀刻工艺期间被去除。

离子束蚀刻工艺可以包括将离子束ib辐射到基板100上。离子束ib可以以一角度辐射到基板100的顶表面100u。离子束ib可以包括惰性气体的离子(例如正氩离子(ar⁺))。磁隧道结层mtjl和底电极层bel可以通过采用顶电极图案te和掩模图案142作为蚀刻掩模的离子束蚀刻工艺顺序地图案化。因此，磁隧道结图案mtj可以形成在下层间绝缘层102上，并且底电极图案be可以分别形成在磁隧道结图案mtj下面。底电极图案be可以提供在下层间绝缘层102上并可以分别连接到下接触插塞104。每个磁隧道结图案mtj可以包括顺序地堆叠在底电极图案be中的对应一个上的第一磁性图案112、隧道势垒图案122和第二磁性图案132。第一磁性图案112和第二磁性图案132可以彼此间隔开而使隧道势垒图案122插设在它们之间。第一磁性图案112、隧道势垒图案122和第二磁性图案132将在下面更详细地描述。

顶电极图案te可以由被选择以在离子束蚀刻工艺期间相对于磁隧道结层mtjl具有蚀刻选择性的一种或多种材料形成，或者包括所述一种或多种材料。在本公开中，术语“蚀刻选择性”表示所考虑的两种元素具有彼此不同的蚀刻速率。因此，高的蚀刻选择性可以表示元素的各自蚀刻速率之间的差异大。在离子束蚀刻工艺期间，顶电极图案te的蚀刻速率可以低于磁隧道结层mtjl的蚀刻速率。顶电极图案te可以由金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)形成，或者包括金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)。

掩模图案142可以由被选择以在离子束蚀刻工艺期间相对于磁隧道结层mtjl具有蚀刻选择性的一种或多种材料形成，或者包括所述一种或多种材料。此外，掩模图案142可以由在离子束蚀刻工艺期间其相对于磁隧道结层mtjl的蚀刻选择性高于顶电极图案te相对于磁隧道结层mtjl的蚀刻选择性的材料形成，或者包括所述材料。例如，掩模图案142对磁隧道结层mtjl的蚀刻选择性可以高于顶电极图案te对磁隧道结层mtjl的蚀刻选择性。作为示例，在离子束蚀刻工艺期间，掩模图案142的蚀刻速率可以低于顶电极图案te的蚀刻速率。掩模图案142可以由金属氧化物(例如铝氧化物)、金属氮化物(例如铝氮化物)和/或含碳材料形成，或者包括金属氧化物(例如铝氧化物)、金属氮化物(例如铝氮化物)和/或含碳材料。掩模图案142的第二厚度t2可以小于顶电极图案te的第一厚度t1。

在某些示例实施方式中，导电的蚀刻残留物可能在离子束蚀刻工艺期间产生，并可能再沉积在磁隧道结图案mtj以及在其间的下层间绝缘层102上。在导电的蚀刻残留物被再沉积在磁隧道结图案mtj的侧表面上的情况下，在第一磁性图案112和第二磁性图案132之间会形成电短路。为了从磁隧道结图案mtj的侧表面去除再沉积的导电的蚀刻残留物，离子束ib可以以相对小的角度θ(例如小于60度的角度θ)辐射到基板100的顶表面100u上。

根据常规技术，具有大于第一厚度t1的厚度tc的掩模图案184会形成在顶电极图案te上，并且在此情况下，顶电极图案te和常规掩模图案184会在离子束蚀刻工艺期间用作蚀刻掩模。然而，为了提高磁存储器件的集成密度，需要减小磁隧道结图案mtj的节距或磁隧道结图案mtj之间的距离d，并且在此情况下，以相对小的角度θ辐射的离子束ib会被常规的掩模图案184阻挡，如图6所示。因此，辐射到磁隧道结图案mtj上的离子束ib的强度会过小而不能去除导电的蚀刻残留物。此外，在具有大于第一厚度t1的厚度tc的常规掩模图案184用作离子束蚀刻工艺的蚀刻掩模的情况下，常规掩模图案184会导致引起阻挡离子束ib的阴影效应，如图6所示。也就是，在用于蚀刻磁隧道结层mtjl和底电极层bel的离子束蚀刻工艺中会存在各种困难。

根据一示例实施方式，掩模图案142可以形成为具有比顶电极图案te的第一厚度t1小的第二厚度t2。在此情况下，即使当磁隧道结图案mtj之间的距离d减小并且离子束ib以相对小的角度θ辐射时，也可以将足够高强度的离子束ib提供到磁隧道结图案mtj之间的空间中。因此，可以有效且容易地去除导电的蚀刻残留物。此外，可以在离子束蚀刻工艺期间防止离子束ib被掩模图案142阻挡。因此，可以有效且容易地通过离子束蚀刻工艺蚀刻磁隧道结层mtjl和底电极层bel。

此外，掩模图案142可以由在离子束蚀刻工艺期间在相对于磁隧道结层mtjl的蚀刻选择性方面高于顶电极图案te的材料形成，或者包括在离子束蚀刻工艺期间在相对于磁隧道结层mtjl的蚀刻选择性方面高于顶电极图案te的材料。在此情况下，可以在离子束蚀刻工艺期间稳定地蚀刻磁隧道结层mtjl和底电极层bel。

参照图1和图7，在离子束蚀刻工艺之后，每个掩模图案142的至少一部分可以保留在顶电极图案te中的对应一个上。每个底电极图案be、对应的磁隧道结图案mtj以及对应的顶电极图案te可以一起被称为“数据存储结构ds”。

保护层190可以形成在下层间绝缘层102上以覆盖掩模图案142、顶电极图案te、磁隧道结图案mtj和底电极图案be(操作s130)。保护层190可以形成为共形地(例如，不改变下面的结构的形状、角度等)覆盖掩模图案142的侧表面、顶电极图案te的侧表面、磁隧道结图案mtj的侧表面、以及底电极图案be的侧表面。换言之，保护层190可以形成为共形地覆盖每个掩模图案142的侧表面以及数据存储结构ds的侧表面。保护层190可以延伸以覆盖每个掩模图案142的顶表面并覆盖磁隧道结图案mtj之间的下层间绝缘层102的顶表面。保护层190可以由氮化物(例如硅氮化物)形成，或者包括氮化物(例如硅氮化物)。

上层间绝缘层200可以形成在保护层190上以覆盖掩模图案142、顶电极图案te、磁隧道结图案mtj和底电极图案be。保护层190可以插设在每个掩模图案142和上层间绝缘层200之间以及在数据存储结构ds和上层间绝缘层200之间。保护层190可以在磁隧道结图案mtj之间水平地延伸以插设在下层间绝缘层102的顶表面和上层间绝缘层200之间。上层间绝缘层200可以具有单层结构或多层结构，并可以由氧化物、氮化物和/或氮氧化物形成。

参照图1和图8，上层间绝缘层200和保护层190可以被部分地去除以暴露掩模图案142(操作s140)。例如，沟槽200t和接触孔200h可以形成在上层间绝缘层200中。沟槽200t和接触孔200h可以通过部分地蚀刻上层间绝缘层200而形成。沟槽200t可以形成为在平行于基板100的顶表面100u的方向上延伸，并且每个接触孔200h可以形成为在朝向基板100的方向上从沟槽200t延伸。每个接触孔200h可以形成为暴露掩模图案142中的对应一个的顶表面。接触孔200h的形成可以包括蚀刻保护层190的位于掩模图案142上的部分以暴露掩模图案142的顶表面。

参照图1和图9，掩模图案142可以被去除以暴露顶电极图案te(操作s150)。掩模图案142的去除可以包括采用例如湿蚀刻工艺选择性蚀刻掩模图案142。湿蚀刻工艺可以采用例如包含硝酸的蚀刻液进行。作为去除掩模图案142的结果，可以暴露每个顶电极图案te的顶表面。

参照图1和图10，在去除掩模图案142之后，可以形成连接到顶电极图案te的导电图案(210和220)(操作s160)。导电图案(210和220)可以包括形成在沟槽200t中的导电线210和分别形成在接触孔200h中的导电接触220。导电线210可以为在平行于基板100的顶表面100u的方向上延伸的线形图案。导电接触220可以为在朝向基板100的方向上从导电线210延伸的图案，并可以分别连接到顶电极图案te。导电接触220可以分别与顶电极图案te接触。保护层190可以被提供为部分地覆盖每个导电接触220的侧表面。导电线210可以用作位线。导电线210可以通过导电接触220和顶电极图案te连接到磁隧道结图案mtj。导电图案(210和220)的形成可以包括在上层间绝缘层200上形成导电层以填充沟槽200t和接触孔200h以及平坦化该导电层以暴露上层间绝缘层200。

图11至图13是示出根据一示例实施方式的制造磁存储器件的方法的剖视图。为了简洁的描述，下面的描述将主要涉及与之前参照图1至图10描述的方法中的元件或特征不同的元件或特征。

参照图1和图11，底电极层bel和磁隧道结层mtjl可以顺序地形成在下层间绝缘层102上(操作s100)。顶电极层tel、掩模层140和第一初始掩模层150可以顺序地形成在磁隧道结层mtjl上。抗反射层160可以形成在第一初始掩模层150上，并且光致抗蚀剂图案174可以形成在抗反射层160上。光致抗蚀剂图案174可以用于限定磁隧道结图案mtj的位置和形状。光致抗蚀剂图案174可以形成为在平行于基板100的顶表面100u的水平方向上彼此间隔开。

参照图12，抗反射层160和第一初始掩模层150可以采用光致抗蚀剂图案174作为蚀刻掩模来蚀刻。因此，抗反射层160可以被图案化以形成抗反射图案162，并且第一初始掩模层150可以被图案化以形成第一初始掩模图案152。抗反射图案162可以形成为在平行于基板100的顶表面100u的水平方向上彼此间隔开。第一初始掩模图案152也可以形成为在水平方向上彼此间隔开并可以分别提供在抗反射图案162下面。第一初始掩模图案152可以用于限定磁隧道结图案mtj的位置和形状。

参照图1、图5和图13，掩模图案142和顶电极图案te可以形成在磁隧道结层mtjl上(操作s110)。

如图13所示，掩模层140可以采用抗反射图案162和第一初始掩模图案152作为蚀刻掩模来蚀刻。因此，掩模图案142可以形成在顶电极层tel上。抗反射图案162和第一初始掩模图案152可以在形成掩模图案142之后被去除。抗反射图案162和第一初始掩模图案152可以由例如灰化和/或剥离工艺去除。

返回参照图5，顶电极层tel可以采用掩模图案142作为蚀刻掩模蚀刻，因而顶电极图案te可以形成在磁隧道结层mtjl上。每个顶电极图案te可以形成为具有第一厚度t1，并且每个掩模图案142可以形成为具有比第一厚度t1小的第二厚度t2。掩模图案142可以分别提供在顶电极图案te上。

后续工艺可以以与参照图1和图6至图10描述的方法中的那些工艺基本上相同的方式进行。

图14是示出根据一示例实施方式的制造磁存储器件的方法的流程图。图15至图18是示出根据一示例实施方式的制造磁存储器件的方法的剖视图。为了简洁的描述，下面的描述将主要涉及与之前参照图1至图10描述的方法中的元件或特征不同的元件或特征。

参照图2和图14，底电极层bel、磁隧道结层mtjl和顶电极层tel可以顺序地形成在下层间绝缘层102上(操作s200)。掩模层140和第一初始掩模层150可以顺序地形成在顶电极层tel上。抗反射层160可以形成在第一初始掩模层150上，并且光致抗蚀剂图案170可以形成在抗反射层160上。光致抗蚀剂图案170可以包括多个开口172，该多个开口172将用于在随后的工艺中限定磁隧道结图案mtj的位置和形状。

参照图3，抗反射层160和第一初始掩模层150可以采用光致抗蚀剂图案170作为蚀刻掩模来蚀刻。因此，多个孔h可以形成在抗反射层160和第一初始掩模层150中。在蚀刻抗反射层160和第一初始掩模层150之后，可以去除光致抗蚀剂图案170。之后，第二初始掩模层180可以形成在抗反射层160上以填充所述多个孔h。

参照图4和图14，掩模图案142可以形成在顶电极层tel上(操作s210)。第二初始掩模图案182可以形成在掩模层140上。第二初始掩模图案182的形成可以包括平坦化第二初始掩模层180以暴露抗反射层160、然后去除抗反射层160和第一初始掩模层150。第二初始掩模图案182可以在随后的工艺中限定磁隧道结图案mtj的位置和形状。掩模层140可以采用第二初始掩模图案182作为蚀刻掩模来蚀刻，因此掩模图案142可以形成在顶电极层tel上。在形成掩模图案142之后，可以去除第二初始掩模图案182。第二初始掩模图案182的去除可以包括采用例如湿蚀刻工艺选择性去除第二初始掩模图案182。

参照图14和图15，可以进行采用掩模图案142作为蚀刻掩模的蚀刻工艺以形成顶电极图案te、磁隧道结图案mtj和底电极图案be(操作s220)。

在一示例实施方式中，蚀刻工艺可以是离子束蚀刻工艺。离子束蚀刻工艺可以包括将离子束ib辐射到基板100上。离子束ib可以包括惰性气体的离子(例如正氩离子(ar⁺))。顶电极层tel、磁隧道结层mtjl和底电极层bel可以通过采用掩模图案142作为蚀刻掩模的离子束蚀刻工艺顺序地图案化。因此，顶电极图案te、磁隧道结图案mtj和底电极图案be可以形成在下层间绝缘层102上。每个磁隧道结图案mtj可以包括顺序地堆叠在底电极图案be中的对应一个上的第一磁性图案112、隧道势垒图案122和第二磁性图案132。

顶电极图案te可以由被选择以在离子束蚀刻工艺期间相对于磁隧道结层mtjl具有蚀刻选择性的一种或多种材料形成，或者包括所述一种或多种材料。顶电极图案te可以由金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)形成，或者包括金属(例如ta、w、ru或ir)和/或导电的金属氮化物(例如tin)。掩模图案142可以包括被选择以在离子束蚀刻工艺期间相对于磁隧道结层mtjl具有蚀刻选择性的一种或多种材料形成，或者包括所述一种或多种材料。此外，掩模图案142可以由在离子束蚀刻工艺期间在相对于磁隧道结层mtjl的蚀刻选择性方面高于顶电极图案te的材料形成，或者包括所述材料。例如，掩模图案142对磁隧道结层mtjl的蚀刻选择性可以高于顶电极图案te对磁隧道结层mtjl的蚀刻选择性。掩模图案142可以由金属氧化物(例如铝氧化物)、金属氮化物(例如铝氮化物)和/或含碳材料形成，或者包括金属氧化物(例如铝氧化物)、金属氮化物(例如铝氮化物)和/或含碳材料。

掩模图案142可以形成为具有第二厚度t2，第二厚度t2小于顶电极图案te的第一厚度t1。掩模图案142可以在离子束蚀刻工艺期间被消耗和去除。

在某些示例实施方式中，蚀刻工艺可以包括反应离子蚀刻工艺和离子束蚀刻工艺，反应离子蚀刻工艺被执行以形成顶电极图案te，离子束蚀刻工艺被执行以形成磁隧道结图案mtj和底电极图案be。反应离子蚀刻工艺可以采用用于选择性蚀刻顶电极层tel的反应气体进行，并且离子束蚀刻工艺可以包括朝向基板100辐射离子束ib。在此情况下，顶电极层tel可以通过其中掩模图案142用作蚀刻掩模的反应离子蚀刻工艺被图案化，并且磁隧道结层mtjl和底电极层bel可以通过其中顶电极图案te和掩模图案142用作蚀刻掩模的离子束蚀刻工艺被顺序地图案化。掩模图案142可以在反应离子蚀刻工艺和离子束蚀刻工艺期间被消耗和去除。

在本示例实施方式中，掩模图案142的第二厚度t2可以在允许掩模图案142在用于形成顶电极图案te、磁隧道结图案mtj和底电极图案be的蚀刻工艺期间被去除的范围内。在此情况下，不需要执行用于从顶电极图案te的顶表面去除掩模图案142的残留物的附加工艺。

参照图14和图16，每个底电极图案be、对应的磁隧道结图案mtj、以及对应的顶电极图案te可以一起被称为“数据存储结构ds”。

保护层190可以形成在下层间绝缘层102上以覆盖顶电极图案te、磁隧道结图案mtj和底电极图案be(操作s230)。保护层190可以形成为共形地覆盖顶电极图案te的侧表面、磁隧道结图案mtj的侧表面、以及底电极图案be的侧表面。换言之，保护层190可以共形地覆盖数据存储结构ds的侧表面。保护层190可以延伸以覆盖每个顶电极图案te的顶表面并覆盖磁隧道结图案mtj之间的下层间绝缘层102的顶表面。保护层190可以与每个顶电极图案te的顶表面接触。

上层间绝缘层200可以形成在保护层190上以覆盖顶电极图案te、磁隧道结图案mtj和底电极图案be。保护层190可以插设在数据存储结构ds和上层间绝缘层200之间。保护层190可以在磁隧道结图案mtj之间水平地延伸以插设在下层间绝缘层102的顶表面和上层间绝缘层200之间。

参照图14和图17，上层间绝缘层200和保护层190可以被部分地去除以暴露顶电极图案te(操作s240)。例如，沟槽200t和接触孔200h可以形成在上层间绝缘层200中。沟槽200t和接触孔200h可以通过蚀刻上层间绝缘层200的部分而形成。沟槽200t可以形成为在平行于基板100的顶表面100u的方向上延伸，并且每个接触孔200h可以形成为在朝向基板100的方向上从沟槽200t延伸。每个接触孔200h可以形成为暴露顶电极图案te中的对应一个的顶表面。接触孔200h的形成可以包括蚀刻保护层190的位于顶电极图案te上的部分以暴露顶电极图案te的顶表面。

参照图14和图18，导电图案(210和220)可以形成为连接到顶电极图案te(操作s250)。导电图案(210和220)可以包括形成在沟槽200t中的导电线210以及分别形成在接触孔200h中的导电接触220。导电接触220可以形成为分别与顶电极图案te接触。

图19和图20是示出根据一示例实施方式的制造磁存储器件的方法的剖视图。为了简洁的描述，下面的描述将主要涉及与之前参照图1至图10描述的方法中的元件或特征不同的元件或特征。

参照图14和图19，底电极层bel、磁隧道结层mtjl和顶电极层tel可以顺序地形成在下层间绝缘层102上(操作s200)。掩模层140、第二初始掩模层180和第一初始掩模层150可以顺序地形成在顶电极层tel上。第二初始掩模层180可以形成在掩模层140和第一初始掩模层150之间。抗反射层160可以形成在第一初始掩模层150上，并且光致抗蚀剂图案174可以形成在抗反射层160上。光致抗蚀剂图案174可以用于限定磁隧道结图案mtj的位置和形状。光致抗蚀剂图案174可以形成为在平行于基板100的顶表面100u的水平方向上彼此间隔开。

参照图20，抗反射层160和第一初始掩模层150可以采用光致抗蚀剂图案174作为蚀刻掩模来蚀刻。因此，抗反射层160可以被图案化以形成抗反射图案162，并且第一初始掩模层150可以被图案化以形成第一初始掩模图案152。抗反射图案162可以水平地彼此间隔开。第一初始掩模图案152可以分别提供在抗反射图案162下面并可以水平地彼此间隔开。第一初始掩模图案152可以用于限定磁隧道结图案mtj的位置和形状。

参照图4和图14，掩模图案142可以形成在顶电极层tel上(操作s210)。第二初始掩模图案182可以形成在掩模层140上。第二初始掩模图案182的形成可以包括执行蚀刻工艺(其中抗反射图案162和第一初始掩模图案152用作蚀刻掩模)，以图案化第二初始掩模层180。在形成第二初始掩模图案182之后，可以去除抗反射图案162和第一初始掩模图案152。抗反射图案162和第一初始掩模图案152可以由例如灰化和/或剥离工艺去除。

掩模层140可以采用第二初始掩模图案182作为蚀刻掩模来蚀刻，因此，掩模图案142可以形成在顶电极层tel上。在形成掩模图案142之后，可以去除第二初始掩模图案182。第二初始掩模图案182的去除可以包括采用例如湿蚀刻工艺选择性去除第二初始掩模图案182。

后续工艺可以以与参照图14至图18描述的方法中的那些工艺基本上相同的方式执行。

图21是由根据一示例实施方式的方法制造的磁存储器件的平面图。图10对应于沿着图21的线i-i’剖取的剖视图。图22和图23是示出由根据一示例实施方式的方法制造的磁存储器件的磁隧道结图案的示例的剖视图。

参照图10和图21，下层间绝缘层102可以提供在基板100上。选择元件可以提供在基板100上，并且下层间绝缘层102可以提供为覆盖选择元件。下接触插塞104可以提供在下层间绝缘层102中，并可以连接到基板100。每个下接触插塞104可以被提供为穿过下层间绝缘层102并可以电连接到选择元件中的对应一个的端子。

数据存储结构ds可以提供在下层间绝缘层102上。当在平面图中看时，数据存储结构ds可以二维地布置在彼此不平行的第一方向d1和第二方向d2上。数据存储结构ds可以分别连接到下接触插塞104。每个数据存储结构ds可以包括磁隧道结图案mtj、在下接触插塞104中的对应一个和磁隧道结图案mtj之间的底电极图案be、以及与底电极图案be间隔开而使磁隧道结图案mtj插设在其间的顶电极图案te。磁隧道结图案mtj可以提供在底电极图案be和顶电极图案te之间。每个底电极图案be可以与下接触插塞104中的对应一个直接接触。

磁隧道结图案mtj可以包括第一磁性图案112、第二磁性图案132、以及在它们之间的隧道势垒图案122。第一磁性图案112可以提供在底电极图案be和隧道势垒图案122之间，第二磁性图案132可以提供在顶电极图案te和隧道势垒图案122之间。隧道势垒图案122可以由镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和/或镁硼氧化物形成，或者包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物和/或镁硼氧化物。第一磁性图案112和第二磁性图案132中的每个可以包括至少一个磁性层。

参照图22和图23，第一磁性图案112可以包括其磁化方向112m被固定到特定方向的参考层，第二磁性图案132可以包括自由层，该自由层的磁化方向132m能够被改变为平行于或反向平行于(例如，平行但相反地指向或取向)参考层的磁化方向112m。图22和图23示出其中第一磁性图案112和第二磁性图案132配置为分别包括参考层和自由层的示例，但是本公开不限于此。例如，第一磁性图案112和第二磁性图案132可以配置为分别包括自由层和参考层，与图22和图23所示的不同。

在一示例实施方式中，如图22所示，磁化方向112m和132m可以基本上平行于隧道势垒图案122和第一磁性图案112之间的界面。在此情况下，参考层和自由层中的每个可以由铁磁材料形成，或者包括铁磁材料。参考层还可以包括用于固定铁磁材料的磁化方向的反铁磁材料。

在某些实施方式中，如图23所示，磁化方向112m和132m可以基本上垂直于隧道势垒图案122和第一磁性图案112之间的界面。在此情况下，参考层和自由层中的每个可以包括垂直磁性材料(例如cofetb、cofegd和cofedy)、具有l10结构的垂直磁性材料、具有密排六方结构的copt基材料、和/或垂直磁性结构。具有l10结构的垂直磁性材料可以包括l10fept、l10fepd、l10copd和l10copt中的至少一种。垂直磁性结构可以包括交替且重复地堆叠的磁性层和非磁性层。例如，垂直磁性结构可以包括(co/pt)n、(cofe/pt)n、(cofe/pd)n、(co/pd)n、(co/ni)n、(coni/pt)n、(cocr/pt)n和(cocr/pd)n中的至少一种，其中n表示堆叠层的对数。这里，参考层可以比自由层厚，或者可以配置为具有比自由层的矫顽力大的矫顽力。

返回参照图10和图21，上层间绝缘层200可以提供在下层间绝缘层102上。上层间绝缘层200可以被提供为覆盖数据存储结构ds。每个数据存储结构ds可以被提供为穿过上层间绝缘层200并可以连接到下接触插塞104中的对应一个。保护层190可以插设在每个数据存储结构ds和上层间绝缘层200之间。保护层190可以被提供为围绕每个数据存储结构ds的侧表面，并可以延伸以覆盖数据存储结构ds之间的下层间绝缘层102的顶表面。保护层190可以被提供为围绕底电极图案be的侧表面、磁隧道结图案mtj的侧表面和顶电极图案te的侧表面。

导电接触220可以分别提供在数据存储结构ds上。每个导电接触220可以被提供为穿过上层间绝缘层200的至少一部分，并可以连接到数据存储结构ds中的对应一个的顶电极图案te。每个导电接触220可以与数据存储结构ds中的对应一个的顶电极图案te直接接触。保护层190可以从顶电极图案te的侧表面延伸以至少部分地覆盖导电接触220的侧表面。当在平面图中看时，每个导电接触220的侧表面的一部分可以由保护层190围绕。保护层190可以插设在每个导电接触220的侧表面的所述部分和上层间绝缘层200之间。每个导电接触220的侧表面的其它部分可以与上层间绝缘层200接触。

导电线210可以提供在上层间绝缘层200上。导电线210可以在第一方向d1上延伸，并可以公共地连接到布置在第一方向d1上的数据存储结构ds。多个导电线210可以被提供为在第二方向d2上彼此间隔开。每个数据存储结构ds可以通过导电接触220中的对应一个连接到导电线210中的对应一个。

图24是示出由根据一示例实施方式的方法制造的磁存储器件的单位存储单元的电路图。

参照图24，单位存储单元mc可以包括存储元件me和选择元件se。存储元件me可以提供在位线bl和选择元件se之间且连接到位线bl和选择元件se，并且选择元件se可以提供在存储元件me和字线wl之间且连接到存储元件me和字线w。存储元件me可以为可变电阻器件，其电阻能够由施加到其的电脉冲而切换到至少两种状态之一。在一示例实施方式中，存储元件me可以被提供为具有分层结构，其电阻能够利用从其流过的电流的自旋转移过程改变。例如，存储元件me可以具有分层结构(其配置为表现出磁致电阻特性)，并可以包括至少一种铁磁材料和/或至少一种反铁磁材料。选择元件se可以配置为选择性控制流过存储元件me的电流的电流流动。作为示例，选择元件se可以是二极管、pnp双极晶体管、npn双极晶体管、n沟道金属氧化物半导体(nmos)场效应晶体管和p沟道金属氧化物半导体(pmos)场效应晶体管中的一种。在选择元件se是三端器件(例如双极晶体管或mos场效应晶体管)的情况下，附加互连线可以连接到选择元件se。

存储元件me可以包括第一磁性图案112、第二磁性图案132、以及在第一磁性图案112和第二磁性图案132之间的隧道势垒图案122。第一磁性图案112、第二磁性图案132和隧道势垒图案122可以构成磁隧道结图案mtj。第一磁性图案112和第二磁性图案132中的每个可以包括由磁性材料形成的至少一个磁性层。存储元件me还可以包括底电极图案be和顶电极图案te，底电极图案be插设在第一磁性图案112和选择元件se之间，顶电极图案te插设在第二磁性图案132和位线bl之间。

根据一示例实施方式，掩模图案142可以在用于形成磁隧道结图案mtj的离子束蚀刻工艺中用作蚀刻掩模。掩模图案142可以被提供为具有比顶电极图案te的第一厚度t1小的第二厚度t2，并可以由在离子束蚀刻工艺期间其相对于磁隧道结层mtjl的蚀刻选择性高于顶电极图案te相对于磁隧道结层mtjl的蚀刻选择性的材料形成，或者包括所述材料。由于掩模图案142具有相对小的厚度，所以可以在离子束蚀刻工艺期间防止或抑制离子束ib被掩模图案142阻挡，即使当磁隧道结图案mtj之间的距离d减小时。因此，可以有效且容易地从磁隧道结图案mtj的侧表面去除导电的蚀刻残留物并更容易蚀刻磁隧道结层mtjl和底电极层bel。此外，由于掩模图案142包括具有相对高的蚀刻选择性的材料，所以可以在离子束蚀刻工艺期间稳定地蚀刻磁隧道结层mtjl和底电极层bel。

根据一示例实施方式，磁隧道结图案可以通过采用掩模图案作为蚀刻掩模的离子束蚀刻工艺形成。掩模图案可以形成为具有相对小的厚度，因此，可以在离子束蚀刻工艺期间抑制或防止离子束被掩模图案阻挡。因此，磁隧道结图案的侧表面上的导电的蚀刻残留物可以容易地通过离子束蚀刻工艺去除，并且磁隧道结层和底电极层可以容易地通过离子束蚀刻工艺图案化。此外，掩模图案包括具有相对高的蚀刻选择性的材料，这使得可以通过离子束蚀刻工艺稳定地蚀刻磁隧道结层和底电极层。

尽管已经具体示出和描述了示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化，而没有脱离权利要求书的精神和范围。

本申请要求于2017年11月28日在韩国知识产权局提交的韩国专利申请第10-2017-0160001号的优先权，其公开内容通过引用整体地结合于此。