用于晶片阶层封装的方法及装置与流程

本发明的实施例大致关于用于处理基板的方法及装置。具体而言，本公开的实施例关于用于基板层叠封装(pop)处理的方法及装置。

背景技术：

基板及装置的层叠封装(package-on-package；pop)堆叠提供主要关于减少装置足迹的显著优点。归因于相关联封装之间缩短的互连，pop用于改善电子性能。pop也可用于通过例如准许逻辑和存储器装置的分开测试，而改善可测试性。

在先进基板级封装中，pop用于通过在彼此顶部堆叠不同的晶粒及不同的功能性封装而节省面积。然而，pop技术仍具有最小化厚度的需求及最小化且承受翘曲的需求之间的固有冲突所构成的问题。翘曲产生在pop组件中会遭遇到的某些最令人沮丧的问题，例如由材料的分离或由分离的材料之间的湿气的进入所造成的开路或短路。具有不同热特性的层的薄的pop组件特别受到翘曲影响。数个通常的pop处理用于解决这些问题。然而，发明人已观察到通常可取得的pop处理为无效的、昂贵的且耗时的。

因此，发明人已发展出用于形成pop组件封装的改良的技术，该pop组件封装具有更大的有效晶粒表面积、强健的封装对封装连接性、及减少的翘曲。

技术实现要素：

本文提供用于晶片级封装的方法及装置。在某些实施例中，一种所提供的装置包含：基板；多个晶粒固定腔，穿过基板而形成；以及多个导电贯穿通孔，穿过基板而布置且安排在各个晶粒固定腔的周围四周，其中基板的顶部表面被暴露用于施加包覆层，并且基板的底部表面被暴露用于放置在黏着层上。

另一实施例提供一种电子封装，包含：基板，以通过基板形成的晶粒固定腔的阵列组成，其中各个晶粒固定腔由一列或更多列的贯穿通孔环绕，一列或更多列的贯穿通孔具有导电材料布置于其中；多个晶粒，布置于晶粒固定腔的阵列中的固定腔中；包覆材料，布置于基板的顶部表面上，用于将多个晶粒固定在基板中各个固定腔的位置中；以及顶部重新分配层，邻接包覆材料，将多个晶粒与一列或更多列的贯穿通孔耦合，被配置成与电子封装上方堆叠的顶部电子封装耦合；以及底部重新分配层，邻接包覆材料，将多个晶粒与一列或更多列的贯穿通孔耦合，被配置成与电子封装下方堆叠的底部电子封装耦合。

在又另一实施例中，一种用于晶片级封装的方法，包含：在载体顶部沉积黏着层；在层压板顶部放置基板的至少一部分，基板预先制作为具有多个晶粒固定腔和多个导电贯穿通孔；将晶粒插入晶粒固定腔中的每一个中；包覆晶粒和基板；以及从经包覆的晶粒和基板将层压板和载体脱胶且移除。

以下说明本发明的其他及进一步实施例。

附图说明

以上简要概述且以下将详细讨论的本公开的实施例可通过参考在附图中描绘的本公开的图示性实施例而理解。然而，附图仅图示本公开的通常实施例，且因此不应考虑为范畴的限制，因为本公开可以允许其他均等效果的实施例。

图1是根据本文所述的实施例的用于晶片级封装的方法的流程图。

图2根据本文所述的至少某些实施例，描绘晶粒模子。

图3a-3b、4和5a-5c根据本文所述的实施例，分别图示在晶片级封装处理中的制作阶段。

图6根据本文所述的实施例，图示所使用的制作的玻璃晶片。

图7a-7b、8和9a-9c根据本文所述的实施例，分别图示在晶片级封装处理中的制作的阶段。

为了帮助理解，已尽可能地使用相同的附图标记来代表各附图中共同的相同的组件。附图并未按照尺寸绘制，且为了清楚而可简化。一个实施例的组件及特征可有益地并入其他实施例中而无须进一步说明。

具体实施方式

本文提供用于晶片级封装的方法及装置的实施例。本文所述的发明方法可在层叠封装(pop)制作中利用。根据某些实施例，具有预先形成的互连通孔及晶粒固定腔的面板或晶片被放置在支撑构件上。晶粒接着被放置在各个固定腔中，并且通过固定装置固定封装。通过使用标准处理移除支撑构建和任何外来杂质。在某些实施例中，面板经制作及切割，使得面板的部分分别放置在支撑组件上。在某些实施例中，玻璃晶片被制作为含有固定腔和通孔，并且整个晶片被放置在支撑构件上。在所有实施例中，接续着放置晶粒且使用模具固定，且执行脱胶及其他标准处理。

图1根据本公开的某些实施例，描绘用于扇出晶片级封装的方法100的流程图。

方法100于102处开始，且进行至104，其中将晶粒固定腔的阵列制作至面板或晶片中。在某些实施例中，晶粒固定腔的阵列和通孔通过激光烧蚀形成，并且通过例如以导电槽料电镀的处理填充通孔，导电材料为诸如铜或焊料。在面板为pcb或玻璃材料面板的实施例中，面板被裁切成连续连接的晶粒包体的至少单一列，其包含在固定腔的周围四周具有多个贯穿通孔(根据用途选择布置成一列或更多列)的晶粒固定腔。在面板为玻璃晶片的实施例中，玻璃晶片不被裁切。

在106处，在载体层的顶部沉积黏着层。在某些实施例中，黏着层为热释放黏着剂，其具有大约100μm的厚度。方法进行至108，其中晶粒固定腔的阵列被定位在黏着层顶部。在使用玻璃晶片的实施例中，整个玻璃晶片被定位在黏着层顶部，而pcb面板在分别放置之前被裁切，以维持晶粒固定腔的阵列的结构完整性。

于110处，一个或更多个晶粒被放置在晶粒固定腔的阵列中的每一个的内部。晶粒活动表面可相对于热释放胶带而面向上或向下。于112处，在模具中通过使用例如热压缩模制，具有插入晶粒的晶粒固定腔的阵列被整个包覆。晶粒固定腔经制作，使得晶粒比固定腔更小且更薄。由于包括模子和晶粒的较大有效晶粒表面积，在后续工件处理期间晶粒的位移减少，因为模具缩小且固定晶粒，而承受剪切力。包覆的工件也更加柔性以用于系统级封装(sip)或多晶粒配置。

接着，于114处，载体及黏着层从晶粒-模子或晶片脱胶，并且通过将晶片加热至其中黏着剂将停止黏着至晶片的期望的温度而被移除，提供可堆叠以形成pop结构的经包覆的电子封装。于116处，如以下关于图5c及9c所述，晶粒连接至通孔。方法于118处结束。

方法100产生实现z高度的连接性(例如，使用贯穿通孔连接顶部封装及底部封装以形成“层叠封装”结构)的电子封装同时缩短整体封装处理循环时间。顶部铜(cu)重新分配层(rdl)用作从晶粒至贯穿通孔的连接的输入/输出垫，并且用于在封装中从顶部装置至底部装置形成连接。进一步，因为使用晶粒/晶片模子，所以电子封装改善翘曲效能。底部铜(cu)重新分配层(rdl)用作从晶粒至贯穿通孔的连接的输入/输出垫，并且用于在封装中从底部装置至顶部装置形成连接。

图2描绘用于晶粒模子200的晶片封装的方法100的实施例。在某些实施例中，晶粒模子200为使用印刷电路板(pcb)材料或玻璃材料的制作的基板面板。晶粒包体208包含固定腔202，具有多个贯穿通孔204被布置在固定腔202周围四周。晶粒模子200含有mxn阵列的这种晶粒包体，例如208-1至208-n。在某些实施例中，晶粒固定腔为面积小于1mm²的正方形或矩形，固定腔202的面积通常大于将被放置于固定腔202中的晶粒的面积。多个通孔204可以是方形或圆形的，具有大约在50-200μm的范围中的圆形直径。导电材料(例如，铜、焊料等)被布置在多个贯穿通孔中，以提供对布置于晶粒模子200顶部或底部上的封装的互连。在某些实施例中，多个通孔204在固定腔102的周围四周安排成一列或更多列。

在某些实施例中，晶粒模子200被分割成晶粒包体的分别的带体。在其他实施例中，晶粒模子200被切割成分别的晶粒包体。在又其他实施例中，晶粒模子200被切割成较小的晶粒包体的阵列。

图3a是根据本文所述的某些实施例的晶片级封装的图示。载体300支撑层压板302。在某些实施例中，层压板302为模制胶带层压板黏着材料或热释放层压板。载体300包含适合用于支撑晶粒模子晶片级封装的任何材料。根据某些实施例，载体300为适合的金属。

在图3b中，部分、带体或分别的晶粒包体(例如，208-1及208-2)被放置在层压板302上以将晶粒包体固定在载体300顶部的位置中。举例而言，在某些实施例中，机械控制器或机器人将带体或分别的晶粒包体中的每一个拾起并且放置在层压板302上。层压板302黏着至载体300及208-1及208-2。载体300在晶片阶层封装期间对308-1及208-2提供支撑。

在图4中，一个或更多个晶粒400被放置在各个固定腔202中。一个或更多个晶粒400中的每一个具有小于固定腔202的面积的面积，使得晶粒可以在处理期间轻易地被放置在固定腔202中。在某些实施例中，晶粒中的每一个为硅(si)晶粒。一个或更多个晶粒中的每一个包含一个或更多个i/o垫402，其为用于将晶粒耦合至多个通孔204的触点。

在图5a中，标准压缩模制处理被施加至封装，用于形成包覆材料的晶片重建，或被施加至模具500，例如包覆晶粒包体208及放置于固定腔202之中的一个或更多个晶粒400的环氧树脂。在某些实施例中，使用热压缩模制以利用环氧树脂模制化合物包覆晶片。用于包覆晶粒的处理温度低于层压板302的熔点温度。

接着，在图5b中，载体300和层压板302通过晶片脱胶和其他标准处理而被移除，留下完成的晶片封装510。在某些实施例中，使用热处理执行脱胶。当具有载体300和层压板302的晶片封装510被加热至特定温度时，层压板302失去与晶片封装510的黏着性。

在图5c中，聚合物钝化层520沉积在整个晶片封装510上。在某些实施例中，钝化层520通过旋转涂布形成，并且可以在5-10μm厚度的范围。执行聚合物光刻以在每个i/o垫402顶部蚀刻开口，并且接着执行类似的光刻以在贯穿通孔204中的每一个的顶部蚀刻开口。

接着使用物理气相沉积(pvd)以沉积例如铜的导电种晶层，并且执行光刻胶光刻以定义与每个i/o垫402和通孔204的连接。执行电镀处理以电镀诸如铜的导电材料，来填充凹槽，形成触点512。触点512及聚合物层520形成邻接模具500的顶部重新分配层525。剥离任何光刻胶使得通过使用任何适合的方法蚀刻与期望的的i/o垫及种晶层连接的来自通孔的各个导电(例如，铜)轨迹。尽管示出在i/o垫402和通孔204之间的连接的特定配置，配置取决于电路及晶粒类型，并且可以与所显示的不同而并未悖离本发明。在模具500从封装510的背侧接地之后，以类似于层520和触点512的方式建立聚合物层530和触点516，以形成邻接模具500的底部重新分配层535。

图2-5c中所述的处理的结果，在晶片封装510中建立连接的成本显著地降低，因为避免了昂贵的～200um厚度的铜(cu)支柱。进一步，通过避免诸如使用激光钻孔执行的贯穿模具通孔的已知的慢处理，形成晶片封装510的处理时间显著地减少。避免激光钻孔也允许晶片封装510中的通孔具有显著平滑的侧壁，使得物理气相沉积(pvd)种晶沉积更易于整合。

图6根据本文所述的其他实施例，以顶部向下视图描绘所使用的制作的玻璃晶片600。玻璃晶片600为预先制作的基板，具有多个固定腔604-1、604-2至604-n。多个预先制作的贯穿通孔606被布置在各个固定腔的周围的四周。导电材料(例如，铜等等)被设置在多个贯穿通孔中，以提供对被设置在晶粒模子200顶部或底部上的封装的互连。在某些实施例中，多个通孔606以列一或更多列被布置在各个固定腔的周围四周。

图7a根据本文所述的实施例，描绘了晶片级封装。图7a以侧视图图示载体700，其具有形成于载体700顶部的层压板702。在某些实施例中，层压板702为模制胶带层压板黏着材料(例如，黏着层)。载体700为适合用于支撑诸如晶片600的玻璃晶片的任何材料。

接着在图7b中，玻璃晶片600被放置在层压板702顶部，层压板702将晶片600固定在载体700上。层压板702黏着至载体700和玻璃晶片600。载体700在晶片级封装处理期间对玻璃晶片600提供支撑。

在图8中，一个或更多个晶粒800-1和一个或更多个晶粒800-2被放置于分别的固定腔604-1(未显示/被晶粒800-1阻挡)及604-2中，如在示意性侧视图中所显示的。

在图9a中，执行模制处理，形成包覆所放置的晶粒800-1和800-2的包覆材料或模具900，例如在玻璃晶片600上的环氧树脂。在某些实施例中，模制处理包括使用热压缩模制而以环氧树脂模制化合物包覆玻璃晶片600的暴露的部分。用于包覆在模具900中的晶粒的处理温度低于层压板702的熔点温度，以便避免层压板702的熔化。

在图9b中，载体700和层压板702在脱胶处理中被移除，留下完整的封装910，而准备被包括在pop结构中。模具900的部分通过标准处理被移除，留下将晶粒800-1及800-2包覆在固定腔604-1及604-2之中的模具900。

在图9c中，聚合物钝化层920沉积在整个晶片封装910上。在某些实施例中，钝化层920通过旋转涂布形成，并且可以在5-10μm厚度的范围。执行聚合物光刻以在各个i/o垫902顶部蚀刻开口，并且接着执行类似的光刻以在贯穿通孔606中的每一个顶部蚀刻开口。

接着使用物理气相沉积(pvd)以沉积例如铜的导电材料的种晶层，并且执行光刻胶光刻以限定与各个i/o垫802和通孔606的连接。执行电镀处理以电镀诸如铜的导电材料，来填充凹槽，形成触点914。触点914和聚合物层920形成邻接模具900和玻璃晶片600的顶部重新分配层925。剥离任何光刻胶使得通过使用任何合适的技术时刻与期望的i/o垫和种晶层连接且来自通孔的各个导电(例如，铜)轨迹。尽管现实在i/o垫802和通孔606之间的连接的特定配置，配置取决于电路和晶粒类型，并且可以与所显示的不同而并未悖离本发明。在模具900从封装910的背侧接地之后，以类似于层920和触点914的方式建立聚合物层930和触点916，以形成邻接模具900及玻璃晶片600的底部重新分配层935。

尽管以上旨在本公开的实施例，可以设计本公开的其他及进一步实施例而不会悖离本公开的基本范围。