一种光栅式的面入射型光探测器的制作方法

文档序号:22246556发布日期:2020-09-15 20:29
一种光栅式的面入射型光探测器的制作方法

本申请涉及光通信技术领域,尤其涉及一种光栅式的面入射型光探测器。



背景技术:

高性能的光探测器(photodetector)是高速光通讯的核心器件之一,面入射型光接收器件对于空间光或者低功率接收有很大的优势。但是随着带宽的需求越来越高,由于光探测器的带宽更多地受rc时间常数的限制,更高的速度可以通过优化金属与半导体接触面的接触电阻来提升带宽。目前,可在波导式(waveguide-based)的光探测器中采用单晶硅接触(si-contact)来取代锗接触(ge-contact),降低金属与半导体接触面的接触电阻,优化rc时间常数,以尝试提高波导式光探测器的带宽,达到高速度与低暗电流的目的。

但是在波导式光探测器中,必须结合poly-si(多晶硅)的耦合器,或者光栅耦合器(gratingcoupler)来耦合入光,工艺相对复杂。另外,在波导式光探测器中,耦合器对光学带宽和光偏振态(polarization)具有较大的限制,降低了接收端光探测器的灵敏度与应用范围,而且带宽小、插入损耗(il)和偏振相关损耗(pdl)大。



技术实现要素:

本申请的目的在于提供一种光栅式的面入射型光探测器,以解决波导式光探测器受到光耦合器限制的问题,实现高速、低暗电流、低损耗、偏振不敏感的高灵敏度光探测器。

为了实现上述目的之一,本申请提供了光栅式的面入射型光探测器,包括:

衬底,至少包括一硅层;所述硅层或所述硅层的上表层形成硅的掺杂层,所述掺杂层包括多个交替排列的p型掺杂电极和n型掺杂电极,相邻的p型掺杂电极和n型掺杂电极之间具有未掺杂硅区域;

光栅主动层,设于所述掺杂层上,所述光栅主动层的光栅凸起覆盖于所述掺杂层的未掺杂硅区域上,并与所述p型掺杂电极和n型掺杂电极临近所述未掺杂硅区域的部分相连接。

作为实施方式的进一步改进,所述光栅凸起临近所述p型掺杂电极的一侧形成有p型侧壁,所述p型侧壁与所述p型掺杂电极导电连接;

和/或,所述光栅凸起临近所述n型掺杂电极的一侧形成有n型侧壁,所述n型侧壁与所述n型掺杂电极导电连接。

作为实施方式的进一步改进,所述p型掺杂电极的掺杂浓度高于所述p型侧壁的掺杂浓度,所述n型掺杂电极的掺杂浓度高于所述n型侧壁的掺杂浓度。

作为实施方式的进一步改进,所述光栅主动层的厚度在0.1λ~1λ范围内,所述λ为所述光探测器吸收光谱的中心波长。

作为实施方式的进一步改进,所述光栅主动层的厚度在50nm~1000nm范围内。

作为实施方式的进一步改进,所述光栅主动层的光栅周期在0.1λ~1λ范围内,光栅占空比在0.1~0.9范围内。

作为实施方式的进一步改进,所述光栅凸起为条状或环状,多个所述光栅凸起排列形成一维光栅;或者所述光栅凸起为立柱或锥状,多个所述光栅凸起以轴对称或中心对称排列形成二维光栅。

作为实施方式的进一步改进,所述未掺杂硅区域的上表面低于其两侧的p型掺杂电极和n型掺杂电极的上表面。

作为实施方式的进一步改进,所述光栅主动层包括硅层、锗硅层、锗层或锗锡层其中的一种或多种的组合。

作为实施方式的进一步改进,所述锗硅层为sixge1-x,其中x≤10%;所述锗锡层为snxge1-x,其中x≤10%。

作为实施方式的进一步改进,所述光栅主动层与所述衬底之间还设有缓冲层。

作为实施方式的进一步改进,所述缓冲层为具有结晶或单晶的介电质层;所述掺杂层包括所述缓冲层,或者所述掺杂层设于所述缓冲层靠近所述光栅主动层的上表层。

作为实施方式的进一步改进,所述光栅主动层的外围设有光反射面或光反射结构,和/或所述光栅主动层外围下方的掺杂层处设有光反射结构。

本申请的有益效果:采用光栅式的光学增强吸收层和硅层接触电极的设计,实现了面入射的方式,避免了波导式光探测器受耦合器限制的问题,实现了高速、低暗电流、低损耗、偏振不敏感的高灵敏度光探测器,而且具有更大的光接收角度。

附图说明

图1为本申请光栅式的面入射型光探测器实施例1的芯片结构示意图;

图2为本申请光栅式的面入射型光探测器实施例1俯视透视图;

图3为图2中截面a-a结构示意图;

图4为图2中截面b-b结构示意图;

图5为本申请光栅式的面入射型光探测器的宽带吸收光谱;

图6为本申请光栅式的面入射型光探测器的光接收角度范围;

图7为本申请光栅式的面入射型光探测器的窄带吸收光谱;

图8为图2中光栅凸起的另一种排列方式示意图;

图9为图2中光栅凸起的又一种排列方式示意图;

图10为本申请光栅式的面入射型光探测器实施例2的芯片结构示意图;

图11为实施例2的光探测器芯片结构光栅凸起的另一种掺杂方式示意图;

图12为实施例2的光探测器芯片结构光栅凸起的又一种掺杂方式示意图;

图13为本申请光栅式的面入射型光探测器实施例3的芯片结构示意图;

图14为本申请光栅式的面入射型光探测器实施例4的芯片结构示意图;

图15为本申请光栅式的面入射型光探测器实施例5的芯片结构示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。

在本申请的各个图示中,为了便于图示,结构或部分的某些尺寸会相对于其它结构或部分夸大,因此,仅用于图示本申请的主题的基本结构。

另外,本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的设备翻转,则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此,示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向),并相应地解释本文使用的与空间相关的描述语。当元件或层被称为在另一部件或层“上”、与另一部件或层“连接”时,其可以直接在该另一部件或层上、连接到该另一部件或层,或者可以存在中间元件或层。

实施例1

如图1所示,为本申请实施例1光栅式的面入射型光探测器的芯片结构示意图,该探测器包括衬底10和设于衬底10上的光栅主动层20。该实施例中,衬底10包括一硅基板11(即硅层),光栅主动层20包括多个光栅凸起21。在硅基板11的上表层形成掺杂层30,该掺杂层30包括多个交替排列的p型掺杂电极31和n型掺杂电极32,相邻的p型掺杂电极31和n型掺杂电极32之间具有未掺杂硅区域33。上述光栅主动层20设于该掺杂层30上,光栅主动层20的光栅凸起21覆盖于掺杂层30的未掺杂硅区域33上,并与相应未掺杂硅区域33两侧的p型掺杂电极31和n型掺杂电极32临近该未掺杂硅区域33的部分相连接,以使光栅主动层20的光栅凸起21内产生的电信号(载流子)能由其两侧的p型掺杂电极31和n型掺杂电极32引出。该实施例中,未掺杂硅区域33的上表面与其两侧的的p型掺杂电极31和n型掺杂电极32的上表面平齐,上述光栅凸起21的两侧相应地覆盖到p型掺杂电极31和n型掺杂电极32临近该未掺杂硅区域33的部分,以与该未掺杂硅区域33两侧的p型掺杂电极31和n型掺杂电极32相连接。

如图2-4所示的探测器示意图,为该实施例的一种电极连接方式,在其它实施例中也可以采用其它的电极连接方式。该实施例中,如图2所示,光栅凸起21为条状,排列形成一维光栅,光栅主动层20上覆盖一包层50,这里包层50可以是二氧化硅或氮化硅等折射率低于光栅主动层20折射率的介电质材料。包层50上至少设有两个电极:分别电连接上述p型掺杂电极31的第一电极61和电连接上述n型掺杂电极32的第二电极62。上述各p型掺杂电极31均通过各自对应的一个第一导电通道71与第一电极61导电连接,各n型掺杂电极32均通过各自对应的一个第二导电通道72与第二电极导62电连接。该实施例中,如图3和4所示,所有p型掺杂电极31在光栅主动层20的一端与第一导电通道71接触连接,所有n型掺杂电极32在光栅主动层20的另一端与第二导电通道72接触连接。工作时,入射光由光探测器的上表面入射,进入光栅主动层20,在光栅主动层20内被各光栅凸起21吸收转成电信号,由各光栅凸起21两边的掺杂层30内的p型掺杂电极31和n型掺杂电极32导出电信号,并经第一导电通道71和第二导电通道72引出到第一电极61和第二电极62上,最终由上述两个电极引出到外部电路上。所以这里电接触的方式是通过掺杂层30的硅与导电通道的金属接触导电实现,取代了之前面入射型光探测器的锗接触结构,有效降低了暗电流,可实现暗电流小于5na的高速(≥50hz)光探测器。

另外,通过设计光栅结构尺寸,使入射光在光栅主动层内产生导模共振增强的效果,可有效提高主动层对入射光的吸收率,解决了之前波导式光探测器受耦合器限制导致的偏振相关损耗(pdl)大、带宽小、灵敏度低等问题;而且面入射型具有更大的光接收角度,可用于空间光或是发散角较大的光学系统。

光栅主动层20的厚度在0.1λ~1λ范围内,该实施例中,光栅主动层为锗层,锗层的厚度在50nm~1000nm范围内,光栅周期在0.1λ~1λ范围内,光栅占空比在0.1~0.9范围内,这里λ为光探测器吸收光谱的中心波长。实际设计时根据使用需求先确定光栅主动层(锗层)的厚度,然后通过调整光栅周期和占空比等光栅结构尺寸,以达到对入射光的最高吸收效率,实现高速、低暗电流、低损耗、偏振不敏感的高灵敏度光探测器,而且具有更大的光接收角度。如图5和6所示,为锗层厚度为660nm、光栅周期为1.25um,光栅占空比为0.56的光探测器的吸收光谱和光接收角度范围,具有高效率的宽度吸收频谱(△λ1db大于100nm)和较宽的光接收角度(-60°~60°左右)。也可以根据使用需要设计成吸收范围极窄的窄带探测器,如图7所示,为锗层厚度500nm,光栅周期为0.92um,光栅占空比为0.44的窄带光探测器的吸收光谱,其吸收频谱宽度△λ1db约20nm。

在其它实施例中,上述光栅主动层还可以包括硅层、锗硅层、锗层或锗锡层其中的一种或多种的组合,其中,所述锗硅层为sixge1-x,其中x≤10%;所述锗锡层为snxge1-x,其中x≤10%。如图8所示,光栅主动层20的光栅凸起21也可以是立柱或锥状,各光栅凸起21以轴对称或中心对称排列形成二维光栅;光栅凸起还可以如图9所示的环状。图示的电极只是一种示意,也可以采用其它各种变形的电极。

实施例2

该实施例与实施例1不同的是,在光栅主动层的各光栅凸起的两侧壁上也进行掺杂,以增强光栅凸起上的电场强度。

具体的,比如,图10所示的光探测器芯片结构示意图,在光栅凸起21临近p型掺杂电极31一侧的侧壁进行p型掺杂形成p型侧壁22,p型侧壁22与p型掺杂电极31导电连接,在p型掺杂电极31与n型掺杂电极32之间,以及p型侧壁22和n型掺杂电极32之间形成电场,以增强光栅凸起21上的电场强度。或者,也可以在光栅凸起临近n型掺杂电极一侧的侧壁进行n型掺杂形成n型侧壁,n型侧壁与n型掺杂电极导电连接,在n型掺杂电极与p型掺杂电极之间,以及n型侧壁和p型掺杂电极之间形成电场,以增强光栅凸起上的电场强度。

或者,如图11所示的掺杂方式,在各光栅凸起21的同一侧,分别进行p型掺杂或n型掺杂,形成与相应p型掺杂电极31连接的p型侧壁22和与相应n型掺杂电极32连接的n型侧壁23。

还可以如图12所示的掺杂方式,在各光栅凸起21的两侧均进行掺杂,在光栅凸起21临近p型掺杂电极31一侧的侧壁进行p型掺杂形成p型侧壁22,p型侧壁22与p型掺杂电极31导电连接;在光栅凸起21临近n型掺杂电极32一侧的侧壁进行n型掺杂形成n型侧壁23,n型侧壁23与n型掺杂电极32导电连接。如此,在p型掺杂电极31和n型掺杂电极32之间,以及p型侧壁22和n型侧壁23之间形成电场,使光栅凸起21内的电场分布更均匀,电场强度更强。

上述各种掺杂方式中,p型掺杂电极31、n型掺杂电极32和p型侧壁22、n型侧壁23的掺杂浓度可以都相同,分别为p+掺杂和n+掺杂。或者,p型掺杂电极31的掺杂浓度高于p型侧壁22的掺杂浓度,分别为p++掺杂和p+掺杂;n型掺杂电极32的掺杂浓度高于n型侧壁23的掺杂浓度,分别为n++掺杂和n+掺杂。上述p+掺杂、n+掺杂的掺杂浓度在1×1018~5×1019范围内,p++掺杂、n++掺杂的掺杂浓度在5×1019~5×1020范围内。

实施例3

如图13所示的光探测器芯片结构示意图,与上述实施例1和2不同的是,该实施例中未掺杂硅区域33的上表面低于其两侧的p型掺杂电极31和n型掺杂电极32的上表面,从而在未掺杂硅区域33处形成一凹槽34,覆盖于掺杂层30上面的各光栅凸起21的底部覆盖至相应的凹槽34的底部。在如图13所示的截面上,凹槽34的截面可以是规矩的矩形,或者凹槽34的底部也可以是弧形或梯形等其它形状。凹槽34的深度小于光栅主动层20的厚度,或者小于等于掺杂层30的厚度。该结构可使光栅主动层20与掺杂层30具有较多的交叠区域,使得p型掺杂电极31和n型掺杂电极32之间的电场更多地分布到光栅主动层20上。

该实施例中,光栅凸起21可以只通过其位于上述凹槽34内的部分与两侧的p型掺杂电极31和n型掺杂电极32连接;也可以通过光栅凸起21在掺杂层30的上表面覆盖到p型掺杂电极31和n型掺杂电极32临近该未掺杂硅区域33的部分,与相应的p型掺杂电极31和n型掺杂电极32连接。

实施例4

如图14所示的结构,与上述各实施例不同的是,该实施例在上述实施例1-3任一实施例的基础上,其衬底10还包括依次叠置于硅基板11上的掩埋绝缘层12(box)和顶层硅13,即衬底10采用soi(绝缘体上硅)的结构。上述掺杂层30形成于该soi的顶层硅13上表层,或者在整个顶层硅13上掺杂形成上述掺杂层30,即形成包括多个交替排列的p型掺杂电极31和n型掺杂电极32的掺杂层,相邻的p型掺杂电极31和n型掺杂电极32之间具有未掺杂硅区域。

实施例5

如图15所示的结构,与上述各实施例不同的是,该实施例在上述实施例1-4任一实施例的基础上,在光栅主动层20与衬底10之间还设有缓冲层40。上述掺杂层30包括该缓冲层40,或者上述掺杂层30设于该缓冲层40上靠近光栅主动层30的上表层。即在该缓冲层40上靠近光栅主动层30的位置形成上述掺杂层30,根据该缓冲层40的厚度情况,上述掺杂层30的掺杂深度可能只在缓冲层40的上表层,也可能在整个缓冲层40的厚度上,还可能渗透至衬底10的上表层。该实施例中,上述缓冲层40为具有结晶或单晶的介电质层,比如硅、锗硅或者锗等具有结晶或单晶的介电质材料,可以起到调节光学折射率的作用,或者作为外延缓冲层增加外延的品质。

该实施例中,当该缓冲层采用锗硅或锗等能隙较小的介电质材料时,为了避免导电金属与锗接触,保持硅接触的低暗电流特性,掺杂层的掺杂深度要渗透至衬底的上表层(硅层),即掺杂层包含了整个缓冲层和衬底的上表层(硅层)。各导电通道穿过该缓冲层与衬底上的硅掺杂电极,即衬底上的p型掺杂电极和n型掺杂电极导电接触,且不与该缓冲层接触。或者缓冲层也可以设置成与光栅主动层一致的光栅结构,即只在各光栅凸起与衬底之间设置缓冲层,并在该缓冲层的两侧壁上具有与未掺杂硅区域的两侧相同的p型掺杂或n型掺杂,而掺杂层主要包括衬底上表层的硅掺杂,各导电通道直接与硅掺杂的p型掺杂电极和n型掺杂电极导电接触。

上述各实施例中,还可在光栅主动层的光入射面上镀上抗反射膜,以减少光插入损耗,进一步提高光响应度。上述各图示的光栅凸起的数量仅仅是一种示意,实际光栅凸起的数量可能更多或更少。

上述各实施例还可在光栅主动层的外围设置光反射面或光反射结构,和/或在光栅主动层外围下方的掺杂层处设置光反射结构,以将光栅主动层和掺杂层内水平传播的光束缚在光栅主动层的光栅结构内及其下方的掺杂层内,避免侧向的光损耗,以提高光吸收率。上述光反射结构如dbr(distributedbraggreflector,分布式布拉格反射器),上述反射面如金属反射面或镀膜反射面等。

上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明,它们并非用以限制本申请的保护范围,凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1