电阻元件的制作方法

本发明涉及一种电阻元件。

背景技术：

作为在半导体集成电路(ic)等中使用的半导体元件，已知一种设置了具有多晶硅(polysilicon)等的薄膜的电阻层的电阻元件(参照专利文献1。)。在专利文献1所记载的电阻元件中，在电阻层的上表面侧2个电极与电阻层的两端连接，在2个电极上分别接合有接合线(bondingwire)。另外，通过扩大电阻层的面积，使电阻层所产生的热放出到下层。因此，芯片尺寸变大，并且需要2根接合线。

因此，能够想到如下的纵向的电阻元件：利用在电阻层的上表面侧电阻层的一端与1个电极连接、电阻层的另一端经由中继布线来与半导体衬底进行欧姆连接的构造，来使电流纵向流通。通过设为纵向的电阻元件，与横向的电阻元件相比，能够削减芯片尺寸，并且能够减少与电极连接的接合线的根数。

为了抑制使电阻元件进行高温动作的情况下的电阻值的上升，优选的是设为0ppm/℃以下的负的温度系数。电阻元件的电阻层是通过向多晶硅添加杂质来形成的。电阻元件的温度系数是通过调整向多晶硅注入的杂质离子的剂量或加速电压、以及所注入的杂质离子的活化热处理的温度或时间来控制的。如果将电阻层的厚度设为固定，则调整电阻层的长度和宽度来控制电阻元件的电阻值。

在电阻元件的电阻率固定的情况下，为了增大电阻值，要减小电阻层的宽度。当电阻层的宽度变小时，向电阻元件的电极施加的因静电释放(esd：electro-staticdischarge)等的浪涌而引起的电流密度增大。因此，电阻元件会因发热而损伤，有损可靠性。

现有技术文献

专利文献

专利文献1：日本特开平8-306861号公报

技术实现要素：

发明要解决的问题

鉴于上述问题，本发明的目的在于提供一种能够提高esd耐量、能够提高可靠性的电阻元件。

用于解决问题的方案

本发明的一个方式的主旨是一种电阻元件，具备：(a)下层绝缘膜；(b)第一电阻层，其设置于下层绝缘膜上；(c)一方的第一电阻层用保护元件，其在第一电阻层的一方的侧壁面侧与所述第一电阻层并列地设置于下层绝缘膜上，所述一方的第一电阻层用保护元件是通过由第一导电型的层形成的第一导电型带与由第二导电型的层形成的第二导电型带的交替排列来将pn结串联连接而形成的；(d)层间绝缘膜，其设置为覆盖第一电阻层和一方的第一电阻层用保护元件；(e)第一外部连接电极，其设置于层间绝缘膜上，与第一电阻层的一方端子以及一方的第一电阻层用保护元件的一方端子分别电连接；以及(f)第二外部连接电极，其设置于层间绝缘膜上，与第一电阻层的另一方端子以及所述一方的第一电阻层用保护元件的另一方端子分别电连接。

发明的效果

根据本发明，能够提供一种能够提高esd耐量、能够提高可靠性的电阻元件。

附图说明

图1是表示本发明的实施方式所涉及的电阻元件的一例的平面概要图。

图2是从图1的a-a线垂直切开而得到的电阻元件的截面概要图。

图3是表示以往的电阻元件的一例的平面概要图。

图4是表示电阻元件的宽度与通过mm试验得到的esd耐量之间的关系的图表。

图5是表示沿着作为图1的电阻元件的一部分的b-b线的放大截面的概要图。

图6是本发明的实施方式所涉及的电阻元件的电阻层用保护元件的等效电路图。

图7是表示本发明的实施方式所涉及的电阻元件的电流电压特性的一例的图表。

图8是表示本发明的实施方式所涉及的电阻元件的其它例子的平面概要图。

图9是从图8的c-c线垂直切开而得到的电阻元件的截面概要图。

图10是表示本发明的实施方式所涉及的电阻元件的其它例子的平面概要图。

图11是从图10的d-d线垂直切开而得到的电阻元件的截面概要图。

图12是表示本发明的实施方式所涉及的电阻元件的应用例的电路图。

图13是表示为了说明本发明的实施方式所涉及的电阻元件的制造方法的一例而使用的截面的位置的平面概要图。

图14是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的工序截面图。

图15是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图14之后的工序截面图。

图16是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图15之后的工序截面图。

图17是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图16之后的工序截面图。

图18是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图17之后的工序截面图。

图19是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图18之后的工序截面图。

图20是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图19之后的工序截面图。

图21是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图20之后的工序截面图。

图22是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图21之后的工序截面图。

图23是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图22之后的工序截面图。

图24是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图23之后的工序截面图。

图25是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图24之后的工序截面图。

图26是用于说明本发明的实施方式所涉及的电阻元件的制造方法的一例的继图25之后的工序截面图。

附图标记说明

1：半导体衬底；2：绝缘膜；2a、2b：下层绝缘膜；3、13：dopos层；3a：第一电阻层；3b：第二电阻层；3c：第一电阻层用保护元件；3d：第二电阻层用保护元件；4：层间绝缘膜；5：金属膜；5a：第一外部连接电极；5b：第二外部连接电极；5c：中继布线；5d：保护环层；6a、6b、6c、6d、6e、6f、6g、16a、16b、16c、16d：接触插塞；7：保护膜；7a、7b：窗部；9：相向电极；10、11、12、13c、13d：接触区；13a：第一导电型带；13b：第二导电型带；20a、20b：有效连接区域；100：逆变器模块。

具体实施方式

下面，参照附图来说明本发明的实施方式。在附图的记载中，对相同或者类似的部分标注相同或者类似的标记并省略重复的说明。但是，附图是示意性的，有时厚度与平面尺寸之间的关系、各层的厚度的比例等与实际的不同。另外，在附图相互间也可能包括尺寸的关系、比例不同的部分。另外，以下所示的实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。

另外，以下的说明中的上下等方向的定义是单纯为了便于说明的定义，并不限定本发明的技术思想。例如，如果将对象旋转90°来观察则上下变换为左右来阅读，如果将对象旋转180°来观察则上下反转来阅读，这是不言而喻的。

另外，在以下的说明中，例示性地说明第一导电型为n型、第二导电型为p型的情况。但是，也可以将导电型选择为相反的关系，将第一导电型设为p型，将第二导电型设为n型。另外，附于n、p的+、-表示是与未附有+和-的半导体区相比杂质密度分别相对高或低的半导体区。但是，即使是标注了相同的n和n的半导体区，也不意味着各个半导体区的杂质密度严格相同。

(实施方式)

<电阻元件>

如图1和图2所示，本发明的实施方式所涉及的电阻元件具备一对第一外部连接电极5a及第二外部连接电极5b、以及将第一外部连接电极5a与第二外部连接电极5b电连接的中继布线5c。作为平面图案，中继布线5c配置于第一外部连接电极5a与第二外部连接电极5b之间，第一外部连接电极5a、第二外部连接电极5b以及中继布线5c分别具有矩形形状的平面图案。而且，将第一外部连接电极5a、中继布线5c以及第二外部连接电极5b按顺序排列的方向设为各自的短边的方向，第一外部连接电极5a、中继布线5c以及第二外部连接电极5b以使各自的长边彼此平行的方式排列。实施方式所涉及的电阻元件的芯片尺寸例如为2.8mm×2.5mm左右。图1的配置于左侧的第一外部连接电极5a与配置于右侧的第二外部连接电极5b大致上相互呈相似形。第一外部连接电极5a与第二外部连接电极5b相互分开地并列配置。例如，第一外部连接电极5a和第二外部连接电极5b被表示为以图1的上下方向为长边方向的矩形的平面图案，长度lp为2.0mm左右，宽度wp为0.9mm左右，间隔s为0.5mm左右以上。在图1中，中继布线5c也被表示为以图1的上下方向为长边方向的矩形的平面图案。保护环层5d以环状配置在构成实施方式所涉及的电阻元件的芯片的外周部。

根据图2可知，矩形状的第一电阻层3a被配置为一端与第一外部连接电极5a的接触插塞(contactplug)6a重叠，另一端与中继布线5c的接触插塞6b重叠。相互呈相似形的矩形状的一对第一电阻层用保护元件3c被配置为在图1的上下方向上夹着第一电阻层3a地相对。一对第一电阻层用保护元件3c各自的一端与第一外部连接电极5a的接触插塞16a重叠，另一端与中继布线5c的接触插塞16b重叠。另外，矩形状的第二电阻层3b被配置为一端与第二外部连接电极5b的接触插塞6c重叠，另一端与中继布线5c的接触插塞6d重叠。相互呈相似形的矩形状的一对第二电阻层用保护元件3d被配置为在图1的上下方向上夹着第二电阻层3b地相对。一对第二电阻层用保护元件3d各自的一端与第二外部连接电极5b的接触插塞16d重叠，另一端与中继布线5c的接触插塞16c重叠。第一电阻层3a及第二电阻层3b在图1的上下方向上分别具有宽度wr，第一电阻层用保护元件3c及第二电阻层用保护元件3d在图1的上下方向上分别具有宽度wd。

根据图2的截面图可知，在第一外部连接电极5a及第二外部连接电极5b以及中继布线5c上配置有保护膜(钝化膜)7。在保护膜7上设置有用于将第一外部连接电极5a的上表面的一部分露出的第一窗部7a以及用于将第二外部连接电极5b的上表面的一部分露出的第二窗部7b。如图1所示，第一窗部7a及第二窗部7b是矩形状的平面图案。例如，第一窗部7a及第二窗部7b的长度为1.9mm左右，宽度为0.9mm左右。第一外部连接电极5a的从第一窗部7a露出的部分成为用于与接合线、接合带(bondingribbon)等外部连接构件接合的第一有效连接区域20a。同样地，第二外部连接电极5b的从第二窗部7b露出的部分成为能够与外部连接构件接合的第二有效连接区域20b。例如，第一有效连接区域20a及第二有效连接区域20b为1.3mm×0.74mm左右以下。

中继布线5c的矩形形状的平面图案设置于穿过芯片的中心点cp的中心线cl上。而且，第一电阻层3a、第二电阻层3b、第一电阻层用保护元件3c、第二电阻层用保护元件3d、第一外部连接电极5a、第二外部连接电极5b以及中继布线5c在平面图案上被设置为关于穿过芯片的中心点cp的中心线cl呈线对称。即，第一电阻层3a、第二电阻层3b、第一电阻层用保护元件3c、第二电阻层用保护元件3d、第一外部连接电极5a、第二外部连接电极5b以及中继布线5c的平面图案关于芯片的中心点cp呈2次旋转对称。另外，如图1所示，第一窗部7a及第二窗部7b也同样，在平面图案中配置在关于穿过芯片的中心点cp的中心线cl呈线对称、关于芯片的中心点cp呈2次旋转对称那样的位置。这样，通过具有旋转对称性，在安装实施方式所涉及的电阻元件时也可以旋转180°来使用，从而组装作业时的配置的自由度扩大。

图2是着眼于图1示出的第一电阻层3a及第二电阻层3b的区域的截面图。如图2所示，实施方式所涉及的电阻元件具备第一导电型(n^-型)的半导体衬底1、下层绝缘膜2a、2b、第一电阻层3a以及第二电阻层3b。下层绝缘膜2a、2b配置于半导体衬底1上。薄膜的第一电阻层3a及第二电阻层3b配置于下层绝缘膜2a、2b上。实施方式所涉及的电阻元件被用作例如以绝缘栅双极型晶体管(igbt)、mis晶体管等绝缘栅型半导体元件为主半导体元件的该主半导体元件的栅极电阻。虽然取决于作为电阻元件所要求的规格，但是半导体衬底1的厚度例如为250μm～450μm左右，半导体衬底1的电阻率通常选定为比较低的值。作为半导体衬底1，例如能够使用硅(si)衬底等。

在图2的截面图中，作为下层绝缘膜2a、2b而标注了不同的标记，但是下层绝缘膜2a、2b也可以是在图纸的里侧等连续的一体的膜(2a、2b)。在半导体衬底1的上部且下层绝缘膜2a、2b之间设置有电阻率比半导体衬底1的电阻率低的第一导电型(n⁺型)的接触区10。如果设为使下层绝缘膜2a、2b连续的一体的膜，则中继布线5c的接触插塞6e经由设置于下层绝缘膜2a、2b的窗部来与接触区10连接。此外，也可以使用第二导电型(p^-型)的半导体衬底1，在半导体衬底1的上部设置电阻率比半导体衬底1的电阻率低的第二导电型(p⁺型)的半导体区来作为接触区。

下层绝缘膜2a、2b例如能够使用厚度为600nm～1000nm左右的场绝缘膜。作为下层绝缘膜2a、2b，能够使用氧化硅膜(sio2膜)、氮化硅膜(si3n4膜)或者它们的复合膜。作为下层绝缘膜2a、2b，也可以是使用正硅酸乙酯(teos)等有机硅系化合物的气体通过化学气相沉积(cvd)法等形成的绝缘膜等。通过使下层绝缘膜2a、2b变厚，能够减小寄生电容。

第一电阻层3a及第二电阻层3b的厚度例如为400nm～600nm左右，第一电阻层3a及第二电阻层3b的薄层电阻例如为100ω/□～200ω/□左右。能够通过调整第一电阻层3a的厚度、宽度wr(图1的纵深方向)及长度lr(图1的左右方向)以及第一电阻层3a的材料来控制第一电阻层3a的电阻值。同样地，能够通过调整第二电阻层3b的厚度、宽度wr及长度lr以及第二电阻层3b的材料来控制第二电阻层3b的电阻值。作为第一电阻层3a及第二电阻层3b，例如能够使用添加有n型杂质的多晶硅(掺杂多晶硅：dopos)。n型的dopos能够通过以离子注入方式向多晶硅添加磷(p)、硼(b)等杂质元素来形成，或者通过一边使用掺杂气体从气相添加杂质元素一边通过cvd法堆积多晶硅来形成。能够通过调整向dopos中添加的杂质元素的添加量来使dopos的电阻率变化，从而能够控制第一电阻层3a及第二电阻层3b的电阻值。

优选的是，第一电阻层3a的温度系数为0ppm/℃以下，即第一电阻层3a的温度系数为0或者第一电阻层3a具有负的温度系数。同样地，优选的是，第二电阻层3b的温度系数为0ppm/℃以下，即第二电阻层3b的温度系数为0或者第二电阻层3b具有负的温度系数。通过选择温度系数，能够抑制高温动作时的电阻值的上升。例如，在将实施方式所涉及的电阻元件用于igbt的栅极电阻的情况下，能够抑制igbt导通时的损耗。能够通过调整向多晶硅进行杂质的离子注入时的剂量等来控制dopos的温度系数。例如，如果将剂量设为7.0×10¹⁵cm^-2以下左右，则能够使dopos的温度系数成为0ppm/℃以下。此外，第一电阻层3a及第二电阻层3b的温度系数不是必须限定为0ppm/℃以下，第一电阻层3a及第二电阻层3b也可以具有正的温度系数。

第一电阻层3a及第二电阻层3b不限定于dopos，也可以是氮化钽(tanx)等过渡金属的氮化物的膜、按铬(cr)-镍(ni)-锰(mn)的顺序层叠而成的高熔点金属膜的层叠膜。第一电阻层3a及第二电阻层3b也可以使用银钯(agpd)、氧化钌(ruo2)等的薄膜。此外，虽然不同于图2示出的构造，但是还能够使用形成于半导体表面上的p型扩散层或者n型扩散层来实现第一电阻层3a及第二电阻层3b。

以覆盖下层绝缘膜2a、2b以及第一电阻层3a及第二电阻层3b的方式配置有层间绝缘膜4。层间绝缘膜4的厚度例如为1000nm～2000nm左右。作为层间绝缘膜4，能够使用被称为“nsg膜”的不含杂质的氧化硅膜(sio2膜)、添加有磷的氧化硅膜(psg膜)、添加有硼的氧化硅膜(bsg膜)等。并且，还能够采用添加有磷和硼的氧化硅膜(bpsg膜)或者氮化硅膜(si3n4膜)的单层膜或者选择它们中的多个种类进行组合而成的复合膜等来作为层间绝缘膜4。例如，层间绝缘膜4能够由将500nm～800nm左右的nsg膜与400nm～800nm左右的psg膜层叠而成的复合膜构成。nsg膜具有抑制电阻偏差的功能。另外，psg膜具有确保线接合的强度的功能。

在层间绝缘膜4上配置有第一外部连接电极5a、第二外部连接电极5b以及中继布线5c。第一外部连接电极5a位于下层绝缘膜2a的上方，第一外部连接电极5a的端部的水平位置与第一电阻层3a的一端在深度方向上重合。第二外部连接电极5b位于下层绝缘膜2b的上方，第二外部连接电极5b的端部的水平位置与第二电阻层3b的一端在深度方向上重合。中继布线5c以被第一外部连接电极5a与第二外部连接电极5b夹着的方式从下层绝缘膜2a的上方延续到下层绝缘膜2b的上方，配置为图2所示的截面构造为与t字型相近的形状。

第一外部连接电极5a经由接触插塞6a来与第一电阻层3a的一端连接。在第一电阻层3a的另一端，经由接触插塞6b连接有作为中继布线5c的一端的电阻层连接端子。第二外部连接电极5b经由接触插塞6c来与第二电阻层3b的一端连接。在第二电阻层3b的另一端，经由接触插塞6d连接有作为中继布线5c的另外一端的电阻层连接端子。作为呈t字型的中继布线5c的中央端的衬底连接端子经由接触插塞6e来与设置于半导体衬底1的上部的n⁺型接触区10以低接触电阻进行欧姆连接。在半导体衬底1的下表面设置有相向电极9。即，第一电阻层3a及第二电阻层3b分别经由中继布线5c来与半导体衬底1串联连接，实现了将第一外部连接电极5a与相向电极9之间以及第二外部连接电极5b与相向电极9之间作为电阻体的纵向的电阻元件。

第一外部连接电极5a、第二外部连接电极5b以及中继布线5c的厚度例如为3μm左右。第一外部连接电极5a、第二外部连接电极5b以及中继布线5c例如能够由100nm～130nm左右的作为势垒金属的钛/氮化钛(ti/tin)、3μm左右的铝-硅(al-si)、35nm～55nm左右的作为防反射膜的tin/ti的层叠膜构成。也可以取代al-si而使用al、al-cu-si、al-cu等al合金等。第一外部连接电极5a及第二外部连接电极5b分别构成输出用或者安装用的电极焊盘。对第一外部连接电极5a及第二外部连接电极5b连接由铝(al)等金属形成的直径为200μm～400μm左右的接合线等外部连接布线。

并且，在层间绝缘膜4上配置有保护环层5d。保护环层5d由与第一外部连接电极5a、第二外部连接电极5b以及中继布线5c相同的材料形成。保护环层5d例如以环状配置在构成实施方式所涉及的电阻元件的芯片的外周部分。保护环层5d经由设置于半导体衬底1的上部的n⁺型接触区11、12来与半导体衬底1进行欧姆连接。保护环层5d具有防止水分从芯片的侧面侵入的功能。

如图2所示，在第一外部连接电极5a、第二外部连接电极5b、中继布线5c以及保护环层5d上配置有保护膜7。作为保护膜7，例如能够用将teos膜、si3n4膜以及聚酰亚胺膜等层叠而成的复合膜来构成。在保护膜7上分别设置有第一窗部7a及第二窗部7b。第一外部连接电极5a的从第一窗部7a露出的部分成为能够与接合线连接的安装用的焊盘区。同样地，第二外部连接电极5b的从第二窗部7b露出的部分成为能够与接合线连接的安装用的焊盘区。

如图2所示，在半导体衬底1的下表面配置有相向电极9。相向电极9例如能够用由金(au)形成的单层膜、以钛(ti)、镍(ni)、金(au)的顺序层叠而成的金属膜来构成。相向电极9的最外层能够用能够进行焊接的材料来构成。相向电极9通过焊接等来固定于金属板等。

在图3中表示以往的电阻元件的平面图。沿着图3的从接触插塞6a至接触插塞6d的线的以往的电阻元件的截面与图2示出的截面图对应。如图3所示，以往的电阻元件具有第一电阻层3a及第二电阻层3b，但是不包括图1示出的一对第一电阻层用保护元件3c、一对第二电阻层用保护元件3d。能够通过调整电阻层的长度lr、宽度wr以及厚度来控制电阻元件的电阻值。在加大电阻元件的电阻值的情况下，只要增加第一电阻层3a及第二电阻层3b的长度lr、或者减小宽度wr、或者使厚度变薄即可。若使第一电阻层3a及第二电阻层3b的厚度变薄，则伴随有制造工艺的变更，因此并不是优选的。另外，若增加第一电阻层3a及第二电阻层3b的长度lr，则招致芯片尺寸的增加。因而，通过减小第一电阻层3a及第二电阻层3b的宽度wr来调整电阻元件的电阻值。

图4表示通过机器模型(mm：machinemodel)试验得到的电阻元件的esd耐量与电阻层的宽度wr的关系。如图4所示，当将esd耐量的下限标准设为500v时，第一电阻层3a及第二电阻层3b的宽度wr需要为400μm以上。这样，在以往的电阻元件中，当为了加大电阻值而将第一电阻层3a及第二电阻层3b的宽度wr设为400μm以下时，导致相对于esd耐量的下限标准值500v而言没有余量(margin)。因此，施加于电阻元件的esd浪涌电流的电流密度增大，电阻元件会因发热而损伤。

在图5中表示沿着图1示出的对作为实施方式所涉及的电阻元件的一部分的上段侧的(一方的)第一电阻层用保护元件3c进行切割的b-b线的放大截面。如图5的局部放大图所示，实施方式所涉及的电阻元件的第一电阻层用保护元件3c以被层间绝缘膜4覆盖的方式设置于下层绝缘膜2a之上。第一电阻层用保护元件3c具有第一导电型(n⁺型)的多个第一导电型带(负极带)13a、第二导电型(p⁺型)的多个第二导电型带(正极带)13b、以及第一导电型(n⁺型)的一对接触区13c及接触区13d。多个第一导电型带(负极带)13a与多个第二导电型带(正极带)13b的交替重复构造设置于一对接触区13c与接触区13d之间。即，一对接触区13c及接触区13d配置于图5的第一电阻层用保护元件3c的左右方向上的两端。配置于左侧的端部(一端部)的一方的接触区13c与第一外部连接电极5a的接触插塞16a电连接。配置于右侧的端部(另一端部)的另一方的接触区13d与中继布线5c的接触插塞16b电连接。这样，如图6所示，通过n⁺型的接触区13c、13d、以及多个n⁺型的第一导电型带13a与多个p⁺型的第二导电型带13b的交替重复构造，来构成交替地成为反向的多个p-n结。

此外，虽省略了图示，但是图1示出的下段侧的(另一方的)第一电阻层用保护元件3c也具备与图5示出的上侧的第一电阻层用保护元件3c同样的结构。图1示出的一对第二电阻层用保护元件3d也具备与图5示出的第一电阻层用保护元件3c同样的结构。即，下段侧的(另一方的)第一电阻层用保护元件3c、一对第二电阻层用保护元件3d也同样以被层间绝缘膜4覆盖的方式设置于下层绝缘膜2b之上。第二电阻层用保护元件3d在n⁺型的一对接触区13c与接触区13d之间具有由n⁺型的多个第一导电型带13a、p⁺型的多个第二导电型带13b形成的周期性构造。接触区13c及接触区13d配置在图1的第二电阻层用保护元件3d的左右方向上的两端。配置于一端部的接触区13c与第二外部连接电极5b的接触插塞16d电连接。配置于另一端部的接触区13d与中继布线5c的接触插塞16c电连接。这样，由n⁺型的接触区13c、13d、以及多个n⁺型的第一导电型带13a和多个p⁺型的第二导电型带13b构成交替地成为反向的多个p-n结。

第一电阻层用保护元件3c及第二电阻层用保护元件3d与第一电阻层3a及第二电阻层3b同样地，能够使用厚度为400nm～600nm左右的dopos。关于第一电阻层用保护元件3c及第二电阻层用保护元件3d的接触区13c及第一导电型带13a，能够通过向多晶硅层例如以离子注入的方式添加磷(p)、砷(as)等n型杂质原子，来选择性地形成由dopos的层形成的带(区域(zone))。关于第二导电型带13b，能够通过向多晶硅层例如以离子注入的方式添加硼(b)、铝(al)等p型杂质原子，来选择性地形成由dopos的层形成的带(区域)。

如果将接触区13c、第一导电型带13a以及第二导电型带13b各自的杂质密度设为10¹⁸cm^-3以上，则多个pn结中的各个pn结作为利用了齐纳击穿或雪崩击穿的齐纳二极管等稳压二极管发挥功能。另外，如图5所示，第一外部连接电极5a的接触插塞16a以及中继布线5c的接触插塞16b分别与两端的n⁺型的接触区13c、13d金属性地连接。即，不论从第一外部连接电极5a和中继布线5c中的哪一个来观察，都如图6所示那样从一端向另一端按n-p-n-p-…-p-n的顺序连接，形成了将n-p-n钩挂构造(日语：フック構造)周期性地排列而成的阶梯状电势。因此，电流电压特性如图7所示，在正负侧均为反向特性。击穿电压vb由n-p结的级数决定。

在此，需要设为，在向使用电阻元件的半导体装置施加使用电压的情况下，仅在图1示出的第一电阻层3a及第二电阻层3b中流通电流，在上下配置的一对第一电阻层用保护元件3c和上下配置的一对第二电阻层用保护元件3d中不流通电流。例如，如果将半导体装置的使用电压设为80v、将多个稳压二极管各自的击穿电压vb设为5v～6v左右，则只要采用16级左右的p-n结即可。这样，通过调整p-n结的级数，能够使得在使用电压以下时在一对第一电阻层用保护元件3c和一对第二电阻层用保护元件3d中不流通电流。另外，在实施方式所涉及的电阻元件中，如图1示出的那样，与第一电阻层3a并列地在第一电阻层3a的上下配置一对第一电阻层用保护元件3c，并且与第二电阻层3b并列地在第二电阻层3b的上下配置一对第二电阻层用保护元件3d。即使因增大电阻元件的电阻值而第一电阻层3a及第二电阻层3b的宽度wr减小，也能够通过第一电阻层用保护元件3c及第二电阻层用保护元件3d的宽度wd来增加针对esd浪涌电流的有效的宽度。例如，当施加使用电压以上的esd浪涌电压时，不仅在第一电阻层3a及第二电阻层3b中流通浪涌电流，还在上下配置的第一电阻层用保护元件3c及上下配置的第二电阻层用保护元件3d中流通浪涌电流。因而，电阻元件的针对esd浪涌电流的有效的宽度为第一电阻层用保护元件3c的宽度wd的2倍加上第一电阻层3a的宽度wr，即(wr+2×wd)。这样，即使第一电阻层3a及第二电阻层3b的宽度wr减小，也能够确保相对于esd耐量的下限标准值的余量。其结果，能够提高esd耐量，能够防止电阻元件的损伤，提高可靠性。

此外，作为实施方式所涉及的电阻元件，分别例示了如图1和图2所示那样在1个芯片设置有2个第一电阻层3a及第二电阻层3b的构造，但是并没有限定。如图8和图9所示，也可以是在1个芯片仅具有1个第一电阻层3a的构造。在该情况下，如图8所示，一对第一电阻层用保护元件3c以在图1的上下方向上夹着第一电阻层3a的方式设置。如图9所示，也可以不设置包括图2示出的电阻元件的右侧的第二电阻层3b、第二外部连接电极5b的构造。另外，作为实施方式所涉及的电阻元件，也可以在1个芯片设置3个以上的电阻层。

另外，作为实施方式所涉及的电阻元件，例示了如图1和图2所示那样经由中继布线5c来与半导体衬底1连接的纵向构造的电阻元件，但是也可以是省略了中继布线5c、接触区10的横向构造。例如，如图10和图11所示，也可以不仅省略中继布线5c、接触区10，还不设置包括如图2示出的下层绝缘膜2b、第二电阻层3b的构造。另外，在横向构造的情况下，在利用粘接剂等将半导体衬底1的下表面粘接安装于电路基板等的情况下，能够省略相向电极9。

<三相逆变器>

如图12所示，实施方式所涉及的电阻元件例如能够应用于驱动由u相、v相、w相构成的三相电动机的逆变器模块100。逆变器模块100具备用于驱动u相的电力用半导体器件(powersemiconductordevices)tr1、tr2、tr3、tr4、用于驱动v相的电力用半导体器件tr5、tr6、tr7、tr8、用于驱动w相的电力用半导体器件tr9、tr10、tr11、tr12。在电力用半导体器件tr1～tr12上分别连接有续流二极管(flybackdiode)(省略图示)。电力用半导体器件tr1～tr12分别能够使用igbt，在各个igbt的栅极电极上连接有第一栅极电阻r1～第十二栅极电阻r12，以抑制开关动作时的振荡现象。

图1和图2示出的实施方式所涉及的电阻元件例如能够分别用作一对第一栅极电阻r1及第二栅极电阻r2。或者，也可以将实施方式所涉及的电阻元件用作一对第三栅极电阻r3及第四栅极电阻r4。并且，能够分别用作一对第五栅极电阻r5及第六栅极电阻r6、一对第七栅极电阻r7及第八栅极电阻r8、一对第九栅极电阻r9及第十栅极电阻r10、一对第十一栅极电阻r11及第十二栅极电阻r12。例如，图1和图2示出的第一电阻层3a与第一栅极电阻r1对应，第二电阻层3b与栅极电阻r2对应。与第一电力用半导体器件tr1的栅极电极连接的第一栅极电阻r1的一方端子侧与图1示出的第一外部连接电极5a侧的端子对应。与第二电力用半导体器件tr2的栅极电极连接的第二栅极电阻r2的一方端子侧与图1示出的第二外部连接电极5b侧的端子对应。另外，作为与第一电力用半导体器件tr1及第二电力用半导体器件tr2的栅极电极连接的一侧的相反侧的、第一栅极电阻r1及第二栅极电阻r2的另一方端子分别与图2示出的相向电极9侧的端子对应。

在应用于逆变器模块100的第一栅极电阻r1及第二栅极电阻r2的各栅极电阻的实施方式所涉及的电阻元件中，如图1示出的那样，与第一电阻层3a并列地设置有一对第一电阻层用保护元件3c，与第二电阻层3b并列地设置有一对第二电阻层用保护元件3d。即使因增大电阻元件的电阻值而第一电阻层3a及第二电阻层3b的宽度wr减小，也通过一对第一电阻层用保护元件3c及一对第二电阻层用保护元件3d的宽度wd来增加针对esd浪涌电流的有效的宽度。关于第三栅极电阻r3～第十二栅极电阻r12也是同样的。例如，当施加了逆变器模块100的使用电压以上的esd浪涌电压时，不仅在第一电阻层3a及第二电阻层3b中流通浪涌电流，还在第一电阻层用保护元件3c及第二电阻层用保护元件3d中流通浪涌电流。因而，电阻元件的针对esd浪涌电流的有效的宽度成为第一电阻层用保护元件3c的宽度wd的2倍加上第一电阻层3a的宽度wr，即(wr+2×wd)。这样，即使减小第一电阻层3a及第二电阻层3b的宽度wr，也能够确保相对于esd耐量的下限标准值的余量。其结果，能够提高esd耐量，能够防止逆变器模块100的第一栅极电阻r1～第十二栅极电阻r12各自的损伤，从而能够提高可靠性。

<电阻元件的制造方法>

接着，参照作为沿着图13的平面图所示的曲柄状的e-e线的截面图的图14～图26，来说明本发明的实施方式所涉及的电阻元件的制造方法的一例。此外，以下所叙述的电阻元件的制造方法是一例，只要是权利要求书所记载的宗旨的范围，就能够通过包括其变形例在内的这以外的各种制造方法来实现，这是不言而喻的。

首先，准备n^-型的硅衬底等半导体衬底1。如图14所示，通过低压化学气相沉积(lpcvd)法等，在半导体衬底1上堆积teos膜等下层绝缘膜2。此外，下层绝缘膜2也可以由以下的复合膜来形成：在通过热氧化法形成了热氧化膜之后，通过cvd法等在热氧化膜上堆积绝缘膜，从而将热氧化膜和堆积而成的绝缘膜层叠来构成所述复合膜。接着，在下层绝缘膜2上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作蚀刻掩膜，通过反应离子蚀刻(rie)等干蚀刻等，来选择性地去除下层绝缘膜2的一部分。之后，去除光致抗蚀剂膜。其结果，如图15所示，在半导体衬底1上的一部分形成下层绝缘膜2a、2b。在图15中作为“下层绝缘膜2a、2b”标注了不同的标记，但是下层绝缘膜2a、2b也可以是在图纸的里侧等连续的一体的膜，在一体的膜的情况下，图15的截面图示出了设置于连续的下层绝缘膜的中央部的窗部(开口部)。

接着，在半导体衬底1及下层绝缘膜2a、2b上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作离子注入用掩膜，选择性地注入磷(p)离子等呈n型的杂质离子。之后，去除用作离子注入用掩膜的光致抗蚀剂膜，之后通过热处理使杂质离子活化。其结果，如图16所示，在半导体衬底1的上部的中央形成n⁺型的接触区10。同时，在半导体衬底1的上部的周边将n⁺型的接触区11、12形成为连续的环状的区域。

接着，通过cvd法等来在半导体衬底1及下层绝缘膜2a、2b上形成非掺杂的多晶硅层。然后，向多晶硅层进行磷(p)等n型杂质的离子注入。例如以加速电压80kev、剂量6.0×10¹⁵cm^-2以下左右进行磷(p)的离子注入。之后，通过热处理使所注入的离子活化，如图17所示，在整个面上形成高浓度地添加有n型杂质的dopos层3。接着，在dopos层3上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作蚀刻掩膜，通过rie法等来选择性地去除dopos层3的一部分。之后，去除光致抗蚀剂膜。其结果，如图18所示，在下层绝缘膜2a上形成使n⁺型的dopos层3形成图案而得到的dopos层13，在下层绝缘膜2b上形成使n⁺型的dopos层3形成图案而得到的第二电阻层3b。

接着，在n⁺型的dopos层13上以使dopos层13的表面露出的方式通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作掩膜，向dopos层13选择性地进行b等p型杂质的离子注入。例如以加速电压100kev、剂量1×10¹⁴cm^-2左右进行b的离子注入。之后，去除光致抗蚀剂膜，通过热处理使所注入的离子活化。然后，形成高浓度地添加有p型杂质的多个第二导电型带13b，残余的n⁺型的dopos层13成为接触区13c和多个第一导电型带13a。其结果，如图20所示，由n⁺型的接触区13c、以及多个n⁺型的第一导电型带13a和多个p⁺型的第二导电型带13b形成多个p-n结。

在想要使n⁺型的第一导电型带13成为更高浓度的情况下，也可以将具有图案的光致抗蚀剂膜用作掩膜，来选择性地进行p等n型杂质的追加的离子注入。例如以加速电压100kev、剂量1×10¹⁵cm^-2左右进行p的追加的离子注入。之后，去除光致抗蚀剂膜，通过热处理使所注入的离子活化。然后，如图19所示，能够选择性地形成以更高浓度添加有n型杂质的多个第一导电型带13a。

接着，如图21所示，以覆盖下层绝缘膜2a、2b、第一电阻层用保护元件3c以及第二电阻层3b的方式堆积层间绝缘膜4。例如，能够通过cvd法等按顺序堆积nsg膜和psg膜，从而由将nsg膜和psg膜层叠而成的复合膜来形成层间绝缘膜4。接着，在层间绝缘膜4上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作蚀刻掩膜，通过rie法等来选择性地去除层间绝缘膜4的一部分。之后，去除光致抗蚀剂膜。其结果，如图22所示，在层间绝缘膜4上开孔出第一接触孔4a、第二接触孔4b、第三接触孔4c、第四接触孔4d以及第五接触孔4e。此时同时在层间绝缘膜4上还开孔出第六接触孔4f和第七接触孔4g等。

接着，如图23所示，通过真空蒸镀法或者溅镀法等，以填埋接触孔4a～4g的方式在层间绝缘膜4上堆积金属膜5。例如能够通过cvd法等将ti/tin、al-si、tin/ti按顺序堆积来形成金属膜5。接着，在金属膜5上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作蚀刻掩膜，来选择性地去除金属膜5的一部分。其结果，如图24所示，在层间绝缘膜4上形成第一外部连接电极5a、第二外部连接电极5b、中继布线5c、保护环层5d。

此时，形成经由第一接触孔4a将第一外部连接电极5a与第一电阻层用保护元件3c连接的接触插塞16a以及经由第二接触孔4b将中继布线5c与第一电阻层用保护元件3c连接的接触插塞16b。另外，还形成经由第五接触孔4e将中继布线5c与半导体衬底1的上部中央的接触区10连接的接触插塞6e。并且，还形成经由第三接触孔4c将第二外部连接电极5b与第二电阻层3b连接的接触插塞6c、经由第四接触孔4d将中继布线5c与第二电阻层3b连接的接触插塞6d。并且，还形成经由第六接触孔4f及第七接触孔4g将保护环层5d与半导体衬底1的上部周边的接触区11、12连接的接触插塞6f、6g。

接着，如图25所示，在第一外部连接电极5a、第二外部连接电极5b、中继布线5c以及保护环层5d上形成保护膜7。例如，通过等离子体cvd法等将teos膜和si3n4膜依次堆积，并涂布聚酰亚胺膜，由此形成由teos膜、si3n4膜以及聚酰亚胺膜形成的保护膜7。接着，在保护膜7上通过光刻技术形成具有图案的光致抗蚀剂膜。将具有图案的光致抗蚀剂膜用作蚀刻掩膜，来选择性地去除保护膜7的一部分。其结果，如图26所示，在保护膜7上形成第一窗部7a及第二窗部7b，一对第一外部连接电极5a及第二外部连接电极5b的在第一窗部7a及第二窗部7b露出的部分成为安装用的焊盘区。

接着，通过化学机械研磨(cmp)等对半导体衬底1的下表面进行研磨，使半导体衬底1的厚度变薄为350μm左右。之后，通过真空蒸镀法或者溅镀法等来在半导体衬底1的下表面形成相向电极9。此外，在1片晶圆上将大量的与图1和图2示出的电阻元件同样的元件形成为矩阵状的芯片区，通过切割将这些芯片区分离为图1和图2示出的电阻元件的芯片。

根据实施方式所涉及的电阻元件的制造方法，即使第一电阻层3a及第二电阻层3b的宽度wr减小，也能够确保相对于esd耐量的下限标准值的余量。其结果，能够容易地实现能够提高esd耐量、能够防止电阻元件的损伤从而提高可靠性的电阻元件。

(其它实施方式)

如上所述，通过实施方式记载了本发明，但是不应理解为构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员应当能够明确各种各样的代替实施方式、实施例以及运用技术。

例如，作为实施方式所涉及的电阻元件，如图1所示例示了如下构造：以夹着第一电阻层3a的方式形成的一对第一电阻层用保护元件3c以及以夹着第二电阻层3b的方式形成的一对第二电阻层用保护元件3d分别被设置成同一宽度wd。但是，上段侧的(一方的)第一电阻层用保护元件3c和下段侧的(另一方的)第一电阻层用保护元件3c各自的宽度wd也可以互不相同。同样地，上段侧的(一方的)第二电阻层用保护元件3d和下段侧的(另一方的)第二电阻层用保护元件3d各自的宽度wd也可以互不相同。另外，也可以是，分别仅在单侧设置一个第一电阻层用保护元件3c和第二电阻层用保护元件3d。此外，在第一电阻层用保护元件3c及第二电阻层用保护元件3d在第一外部连接电极5a及第二外部连接电极5b的长边方向上不均匀地配置的情况下，esd浪涌电流不均匀地流通。因此，电阻元件的发热不均匀从而容易在电阻元件中产生应力。因此，期望的是，如图1示出的那样，以第一电阻层3a为中心，上下对称地设置第一电阻层用保护元件3c，并且以第二电阻层3b为中心，上下对称地设置第二电阻层用保护元件3d。

另外，例示了将本发明的实施方式所涉及的电阻元件如图12所示那样用作第一栅极电阻r1～第十二栅极电阻r12的情况，但是并不限定于用作第一栅极电阻r1～第十二栅极电阻r12。本发明的实施方式所涉及的电阻元件能够用作各种ic的电阻元件。