半导体存储装置的制作方法

实施方式涉及半导体存储装置。

背景技术：

将存储单元三维配置的半导体存储装置的研发得到发展。例如，nand型非易失性存储装置包括层叠在导电层上的多个电极层和在贯通多个电极层而延伸的存储器孔内设置的半导体膜及电荷保持膜，在存储器孔贯通电极层的部分配置有存储单元。这样的存储装置通过增加电极层的层叠数量，能够增大其存储容量。但是，随着电极层的层叠数量增加，形成贯通多个电极层的存储器孔变困难。

对此能够使用这样的方法，形成贯通多个第一电极层的第一存储器孔，进而形成贯通层叠在第一电极层上的多个第二电极层并连通第一存储器孔的第二存储器孔。由此，用于形成贯通层叠数量大的电极层的存储器孔的蚀刻的难度减小，但是有时由于第二存储器孔的位置偏离，在第一存储器孔内形成的电荷保持膜遭受工艺损伤。

现有技术文献

专利文献

专利文献1：日本特开2009－135324号公报

技术实现要素：

发明要解决的课题

实施方式提供一种能够防止电荷保持膜的工艺损伤的半导体存储装置。

用于解决课题的手段

有关实施方式的半导体存储装置具有：多个第一电极层，沿第一方向层叠；多个第二电极层，沿所述第一方向层叠；第一柱状体，沿所述第一方向贯通所述多个第一电极层；第二柱状体，沿所述第一方向贯通所述多个第二电极层；连接部，连接所述第一柱状体和所述第二柱状体；以及岛状的垫片膜，包围所述连接部。所述多个第一电极层和所述多个第二电极层沿所述第一方向排列配置，所述连接部及所述垫片膜位于所述多个第一电极层和所述多个第二电极层之间。

附图说明

图1是示意地表示有关第一实施方式的存储装置的斜视图。

图2是表示有关第一实施方式的存储装置的示意剖面图。

图3是表示有关第一实施方式的存储装置的制造过程的示意剖面图。

图4是表示承接图3的制造过程的示意剖面图。

图5是表示承接图4的制造过程的示意剖面图。

图6是表示承接图5的制造过程的示意剖面图。

图7是表示承接图6的制造过程的示意剖面图。

图8是表示承接图7的制造过程的示意剖面图。

图9是表示承接图8的制造过程的示意剖面图。

图10是表示承接图9的制造过程的示意剖面图。

图11是表示有关第一实施方式的存储装置的特性的示意剖面图。

图12是表示有关第二实施方式的存储装置的示意剖面图。

图13是表示有关第二实施方式的存储装置的制造过程的示意剖面图。

图14是表示承接图13的制造过程的示意剖面图。

图15是表示有关第二实施方式的存储装置的特性的示意剖面图。

图16是表示有关第二实施方式的变形例的存储装置的示意剖面图。

图17是表示有关第三实施方式的存储装置的示意剖面图。

图18是表示有关第三实施方式的存储装置的制造过程的示意剖面图。

图19是表示承接图18的制造过程的示意剖面图。

图20是表示有关第四实施方式的存储装置的示意剖面图。

图21是表示有关第四实施方式的存储装置的制造过程的示意剖面图。

图22是表示承接图18的制造过程的示意剖面图。

图23是表示有关第四实施方式的变形例的存储装置的示意剖面图。

图24是表示有关第四实施方式的变形例的存储装置的制造过程的示意剖面图。

图25是表示承接图24的制造过程的示意俯视图。

图26是表示承接图25的制造过程的示意剖面图。

图27是表示有关第四实施方式的变形例的存储装置的制造过程的示意剖面图。

图28是表示有关第四实施方式的另一变形例的存储装置的示意俯视图。

具体实施方式

下面，参照附图对实施方式进行说明。对于附图中的相同部分标注相同的标号，并适当省略其详细说明，对不同的部分进行说明。另外，附图是示意性或者概念性的图，各部分的厚度和宽度的关系、各部分间的尺寸的比例等不一定与实际状况相同。并且，即使是表示相同部分的情况下，也存在根据附图而将相互的尺寸和比例表示得不同的情况。

另外，使用在各附图中示出的x轴、y轴及z轴来说明各部分的配置及结构。x轴、y轴、z轴相互正交，分别表示x方向、y方向、z方向。并且，存在设z方向为上方，设其相反方向为下方进行说明的情况。

(第一实施方式)

图1是示意地表示有关第一实施方式的存储装置1的斜视图。存储装置1例如是nand型闪存装置，包括三维配置的存储单元。另外，在图1中为了示出存储装置1的构造，省略了绝缘膜。

如图1所示，存储装置1包括多个第一电极层(下面称为选择栅极sgs及字线wl1)、多个第二电极层(下面称为字线wl2及选择栅极sgd)、柱状体pb1和柱状体pb2。

选择栅极sgs、字线wl1、字线wl2及选择栅极sgd例如层叠在源极层sl上。源极层sl例如是设置于硅基板(未图示)的p型阱。另外，源极层sl还可以是在硅基板上隔着层间绝缘膜(未图示)设置的金属层和多晶硅层。

第一柱状体pb1贯通选择栅极sgs及字线wl1，沿层叠方向(z方向)延伸。第二柱状体pb2贯通字线wl2及选择栅极sgd，沿z方向延伸。

存储装置1还具有垫片膜20和字线bl。垫片膜20设置成将柱状体pb1和柱状体pb2之间的连接部jp(参照图2)包围成岛状。换言之，在第一柱状体pb1和第二柱状体pb2之间配置的垫片膜20，与在其他第一柱状体pb1和其他第二柱状体pb2之间配置的其他垫片膜20分开配置。例如，在x方向及y方向上相邻的垫片膜20相互分开配置。字线bl经由连接插头vb与柱状体pb2所包含的半导体膜sf(参照图2)电连接。

图2是表示有关第一实施方式的存储装置1的示意剖面图。图2示出了柱状体pb1、pb2及连接部jp的截面构造。

如图2所示，存储装置1包括存储器膜mf、半导体膜sf和绝缘性核心ca。存储器膜mf、半导体膜sf及绝缘性核心ca贯通选择栅极sgs、字线wl1、字线wl2及选择栅极sgd，沿z方向延伸。例如，如果将存储器膜mf、半导体膜sf及绝缘性核心ca看作一个整体，则柱状体pb1是比连接部jp靠下的部分，柱状体pb2是比连接部jp靠上的部分。

绝缘性核心ca例如是沿z方向延伸的氧化硅。半导体膜sf例如是多晶硅膜，设置成覆盖绝缘性核心ca。半导体膜sf在柱状体pb1的底面与源极层sl接触，并且电连接。

存储器膜mf设置成覆盖半导体膜sf的侧面。存储器膜mf是具有电荷保持功能的绝缘膜。例如，存储单元mc设置于柱状体pb1和字线wl1相交的部分以及柱状体pb2和字线wl2相交的部分。存储器膜mf包括位于字线wl1和半导体膜sf之间以及字线wl2和半导体膜sf之间，分别作为存储单元mc的电荷保持部发挥作用的部分。另外，存储器膜mf还可以是用绝缘膜包围导电性膜的周围的浮置栅极构造。

存储装置1包括层间绝缘膜13、15、23及25。层间绝缘膜13设置于源极层sl和选择栅极sgs之间，层间绝缘膜15设置于在z方向上相邻的字线wl1之间。层间绝缘膜23在字线wl1和字线wl2之间设置为包围垫片膜20。层间绝缘膜15设置于在z方向上相邻的字线wl2之间。

如图2所示，垫片膜20设置成包围柱状体pb1和柱状体pb2之间的连接部jp。例如，垫片膜20的x方向的宽度ws1大于第一柱状体pb1的贯通字线wl1的部分的宽度wt1。并且，连接部jp的x方向的最小宽度wj1小于柱状体pb1的贯通字线wl1的部分的宽度wt1。其中，柱状体pb1的宽度wt1是指贯通多条字线wl1中与连接部jp最近的字线wl1的部分的宽度。

另外，连接部jp的最小宽度wj1小于柱状体pb1的宽度wb1。柱状体pb1的宽度wb1例如是指贯通与柱状体pb1的下端最近的字线wl1或者选择栅极sgs的部分的宽度。在该例中，宽度wb1是指贯通选择栅极sgs的部分的宽度。

例如，如果柱状体pb1及连接部jp的x-y截面是大致圆形，则连接部jp的外径wj1小于柱状体pb1的外径wt1及外径wb1。

下面，参照图3～图10说明有关第一实施方式的存储装置1的制造方法。图3(a)～图6(b)、图7、图8(a)、图8(b)、图9及图10是表示存储装置1的制造过程的示意剖面图。

如图3(a)所示，在源极层sl上层叠层间绝缘膜13、15、23及牺牲膜17。层间绝缘膜15及牺牲膜17交替地层叠在层间绝缘膜13上。另外，在多个牺牲膜17中位于最上方的牺牲膜17t上形成层间绝缘膜23。层间绝缘膜13、15及23例如是氧化硅膜。牺牲膜17例如是氮化硅膜。

然后，形成具有从层间绝缘膜23的上表面到达源极层sl的深度的存储器孔mh1。存储器孔mh1例如通过使用rie(reactiveionetching，反应离子蚀刻)有选择地去除层间绝缘膜13、15、23及牺牲膜17而形成。

如图3(b)所示，以填埋存储器孔mh1的方式形成牺牲膜33。牺牲膜33例如是使用cvd(chemicalvapordeposition，化学气相沉积)形成的非晶硅膜。

如图4(a)所示，对牺牲膜33进行回蚀，在存储器孔mh1的上部形成凹槽部rc。凹槽部rc形成为其底面位于比牺牲膜17t靠上方的水平位置。牺牲膜17t是沿z方向层叠的多个牺牲膜17中位于最上方的牺牲膜17。

如图4(b)所示，例如使用各向同性的干式蚀刻对层间绝缘膜23进行蚀刻，使凹槽部rc沿横向扩展。即，使凹槽部rc的宽度大于存储器孔mh1的宽度。并且，如果存储器孔mh1的x-y截面是例如大致圆形，则凹槽部rc的中心与存储器孔mh的中心一致。

如图5(a)所示，形成覆盖凹槽部rc的内表面的垫片膜20。垫片膜20使用与牺牲膜33不同的材料。垫片膜20能够使用例如氧化硅(sio2)、氧化铝(al2o3)、氧化铪(hfo)、氮化硅(sin)、添加了杂质的多晶硅、添加了杂质的非晶硅或者碳化硅(sic)。

如图5(b)所示，保留与凹槽部rc的内壁接触的部分而对垫片膜20进行回蚀。例如，使用各向异性蚀刻rie，将在层间绝缘膜23的上表面堆积的部分及在牺牲膜33上堆积的部分去除。由此，例如残留沿着凹槽部rc的内壁的环状的垫片膜20。

对在层间绝缘膜23上堆积的垫片膜20的厚度ts(参照图5(a))进行设定，以使得在凹槽部rc的内部保留空间，而且蚀刻后的凹槽部rc的最小宽度wj2小于存储器孔mh1的宽度wt2及宽度wb2。在此，如果设存储器孔mh1的x-y截面是大致圆形，则最初宽度wj2是环状的垫片膜20的内径。并且，存储器孔mh1的宽度wt2是贯通牺牲膜17t的部分的内径，宽度wb2是贯通与存储器孔mh1的底面最近的位置的牺牲膜17b的部分的内径。

如图6(a)所示，以将凹槽部rc填埋的方式形成牺牲膜35。牺牲膜35例如是非晶硅膜。

如图6(b)所示，例如使用cmp(chemicalmechanicalpolishing，化学机械研磨)对牺牲膜35进行研磨，使层间绝缘膜23露出。由此，能够将牺牲膜35中填埋凹槽部rc的部分保留而去除牺牲膜35。

如图7所示，在层间绝缘膜23及牺牲膜35上交替地层叠层间绝缘膜25及牺牲膜27。层间绝缘膜25例如是氧化硅膜，牺牲膜27例如是氮化硅膜。另外，形成从多个层间绝缘膜25中位于最上方的层间绝缘膜25t的上表面连通牺牲膜35的存储器孔mh2。

如图8(a)所示，通过存储器孔mh2有选择地去除牺牲膜35及牺牲膜33，形成存储器孔mh1和存储器孔mh2成为一体的存储器孔mh。然后，在存储器孔mh的内表面形成存储器膜mf。

在字线wl的层叠数量多的情况下，优选这样分别形成存储器孔mh1和存储器孔mh2，最终使其成为一个存储器孔mh。由此，能够减小形成贯通多条字线wl的存储器孔mh时的蚀刻等的难度。

图8(b)是表示存储器孔mh的x-y截面的示意图。如图8(b)所示，存储器膜mf具有在存储器孔mh的内表面上按顺序层叠阻挡绝缘膜fl1、电荷保持膜fl2及隧道绝缘膜fl3的构造。阻挡绝缘膜fl1及隧道绝缘膜fl3例如是氧化硅膜。电荷保持膜fl2例如是氮化硅膜。阻挡绝缘膜fl1例如还可以包含金属氧化物。

如图9所示，在存储器孔mh的底面，有选择地将存储器膜mf中的形成于源极层sl上的部分去除。存储器膜mf例如使用各向异性rie有选择地去除。

如图10所示，以覆盖形成有存储器膜mf的存储器孔mh的内表面的方式形成半导体膜sf。半导体膜sf例如是多晶硅膜，形成为与存储器膜mf接触。并且，半导体膜sf在存储器孔mh的底面与源极层sl接触。

另外，以将存储器孔mh的内部填埋的方式形成绝缘性核心ca。绝缘性核心ca例如是使用cvd沉积的氧化硅。另外，通过有选择地去除牺牲膜17及25并替换为金属层，从而形成字线wl1、wl2、选择栅极sgs及sgd。

图11(a)及(b)是表示有关第一实施方式的存储装置1的特性的示意剖面图。图11(a)是表示对于有关比较例的存储装置2有选择地去除存储器膜mf的过程的示意剖面图。图11(b)是表示有选择地去除存储装置1的存储器膜mf的过程的示意剖面图。

如图11(a)所示，存储装置2不包括垫片膜20。另外，在图11(a)中示出了存储器孔mh2相对于存储器孔mh1位置偏离的状态。

如图11(a)所示，由于存储器孔mh2的位置偏离，存储器孔mh1的内壁的一部分通过存储器孔mh2而露出。在这种状态下，如果通过rie从存储器孔mh2的开口侧将在存储器膜mf的源极层sl上形成的部分去除，则存储器孔mh1的内壁的一部分受到离子冲击。因此，在形成于存储器孔mh1的内壁上的存储器膜mf的一部分形成损伤区域。其结果是，产生存储单元mc的电荷保持功能的劣化及泄露电流的增加等问题。

与此相对，对于图11(b)所示的存储装置1，存储器孔mh1的内壁被垫片膜20遮蔽，成为从存储器孔mh2的开口侧无法观察到的结构。因此，在将源极层sl上的存储器膜mf的一部分去除时，在存储器孔mh1的内壁上形成的存储器膜被垫片膜20保护。并且，在垫片膜20的表面上形成的存储器膜mf的一部分虽然由于离子冲击而受到损伤，但由于在该区域设置的存储器膜mf不发挥电气作用，所以不会影响到存储装置1的动作。

这样，对于有关本实施方式的存储装置1，通过在存储器孔mh1和存储器孔mh2之间的连接部设置垫片膜20，能够保护在存储器孔mh1的内壁上形成的存储器膜mf，防止存储单元mc的特性的劣化。

并且，如图11(b)所示，在存储器孔mh2相对于存储器孔mh1位置偏离的情况下，连接存储器孔mh1和存储器孔mh2的开口的宽度变小。因此，在存储器孔mh的内表面形成存储器膜mf及半导体膜sf的过程(参照图10)中，存储器孔mh1和存储器孔mh2之间有可能堵塞。因此，优选形成为存储器孔mh1的x方向及y方向的宽度(例如内径)大于存储器孔mh2的x方向及y方向的宽度。换言之，优选柱状体pb1的x方向及y方向的宽度(例如外径)大于柱状体pb2的x方向及y方向的宽度。

(第二实施方式)

图12是表示有关第二实施方式的存储装置3的示意剖面图。在图12中示出了柱状体pb1及pb2的截面构造。

如图12所示，柱状体pb1贯通沿z方向层叠的选择栅极sgs及多条字线wl1，沿z方向延伸。柱状体pb2贯通沿z方向层叠的多条字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb1及pb2在多条字线wl1中位于最上方的字线wlt1和多条字线wl2中位于最下方的字线wll2之间连接。

如图12所示，柱状体pb1及pb2包括存储器膜mf、半导体膜sf和绝缘性核心ca。存储器膜mf、半导体膜sf及绝缘性核心ca贯通选择栅极sgs、字线wl1、字线wl2及选择栅极sgd，沿z方向延伸。例如，柱状体pb1及pb2是一体地形成的包括存储器膜mf、半导体膜sf及绝缘性核心ca的柱状体的一部分。柱状体pb1位于柱状体pb2和源极层sl之间。半导体膜sf与源极层sl电连接。

如图12所示，在字线wlt1和字线wll2之间设置有层间绝缘膜15t及绝缘膜43。绝缘膜43设置于层间绝缘膜15t和字线wll2之间。柱状体pb1贯通层间绝缘膜15t及绝缘膜43，沿z方向延伸。层间绝缘膜15t及绝缘膜43例如是氧化硅膜。

在柱状体pb1和绝缘膜43之间设置有阻挡膜(stopperfilm)40s。阻挡膜40s例如设置成在与字线wlt1的上表面或者字线wll2的下表面平行的截面中包围柱状体pb1。阻挡膜40s例如具有接近柱状体pb1的部分的z方向的厚度比远离柱状体pb1的部分的z方向的厚度厚的形状。并且，阻挡膜40s的与层间绝缘膜15t接触的下表面的x方向或者y方向的宽度，大于阻挡膜40s的接近字线wll2的部分的x方向或者y方向的宽度。

阻挡膜40s例如包含与层间绝缘膜15t、绝缘膜43及后述的牺牲膜27不同的材料。阻挡膜40s例如能够使用氧化铝(al2o3)、氧化铪(hfo)等金属氧化物和碳化硅(sic)等。在层间绝缘膜15t及绝缘膜43不是氧化硅膜的情况下，阻挡膜40s也可以包含氧化硅(sio2)。并且，在后述的牺牲膜27不是氮化硅(sin)的情况下，阻挡膜49s也可以包含氮化硅。

下面，参照图13(a)～图14(b)说明有关第二实施方式的存储装置3的制造方法。图13(a)～图14(b)是按顺序表示存储装置3的制造过程的示意剖面图。

例如，在源极层sl上隔着层间绝缘膜13及15层叠多个牺牲膜17。层间绝缘膜13位于源极层sl和位于最下方的牺牲膜17之间。层间绝缘膜15及牺牲膜17交替地层叠在层间绝缘膜13上。然后，在形成从位于最上方的层间绝缘膜15t的上表面到达源极层sl的深度的存储器孔mh1后，形成将存储器孔mh1的内部填埋的牺牲膜33(参照图3(a)及(b))。

另外，如图13(a)所示，以使牺牲膜33的上端突出到比层间绝缘膜15t靠上的水平位置的方式将牺牲膜33的一部分及层间绝缘膜15t的一部分去除。例如，在有选择地对在比层间绝缘膜15t靠上的水平位置层叠的牺牲膜33的一部分进行回蚀后，有选择地对层间绝缘膜15t的一部分进行回蚀。

如图13(b)所示，在层间绝缘膜15t上形成阻挡膜40。阻挡膜40例如使用cvd形成，并覆盖牺牲膜33的上端。阻挡膜40例如具有与牺牲膜33的上端(即，突出到比层间绝缘膜15t靠上的水平位置的部分)的z方向的宽度δt大致相同的z方向的厚度。

如图13(c)所示，保留包围牺牲膜33的上端的部分而对阻挡膜40进行回蚀。阻挡膜40例如使用各向异性rie回蚀。由此，在牺牲膜33的上端的周围形成阻挡膜40s。

如图14(a)所示，在层间绝缘膜15t上形成绝缘膜43。绝缘膜43形成为使牺牲膜33的上表面露出于外部。例如在使用cvd以覆盖牺牲膜33及阻挡膜40s的方式形成绝缘膜43后，使用cmp局部地去除或者回蚀绝缘膜43。将使牺牲膜33的上表面露出的绝缘膜43的表面平坦化。

如图14(b)所示，在绝缘膜43上隔着层间绝缘膜25层叠多个牺牲膜27。然后，形成到达源极层sl的深度的存储器孔mh。层间绝缘膜25及牺牲膜27交替地层叠在绝缘膜43上。

通过在形成存储器孔mh2后(参照图15(a))有选择地去除牺牲膜33而形成存储器孔mh。例如通过有选择地去除层间绝缘膜25及牺牲膜27，从而将存储器孔mh2形成为从位于最上方的层间绝缘膜25t的表面到达牺牲膜33的深度。

然后，在存储器孔mh的内部形成存储器膜mf、半导体膜sf及绝缘性核心ca。另外，通过有选择地去除牺牲膜17及27并替换为金属层，形成字线wl1、wl2、选择栅极sgs及sgd。

图15(a)及(b)是表示有关第二实施方式的存储装置3的特性的示意剖面图。图15(a)是表示包括形成存储器孔mh后的牺牲层17及27的层叠体的截面的示意图。图15(b)是表示不设置阻挡膜40s时的存储器孔mh2的形状的示意图。

存储器孔mh2形成为连通牺牲膜33。在大多情况下，由于制造过程中的定位的精度，存储器孔mh2的底面形成于相对与牺牲膜33的上表面一致的位置在x方向或者y方向上偏离的位置。

对于有关实施方式的存储装置3，阻挡膜40s和牺牲膜33的上表面共同露出于存储器孔mh2的底面。阻挡膜40s对形成存储器孔mh2的蚀刻条件具有耐受性，保护位于其下方的层间绝缘膜15t及牺牲膜17。

与此相对，在不设置阻挡膜40s的情况下，如图15(b)所示，有时在存储器孔mh2的底面露出的层间绝缘膜15t受到蚀刻，一直蚀刻到位于其下方的牺牲膜17。其结果是，形成将层间绝缘膜15t及牺牲膜17意外蚀刻的区域ex。

在存储器孔mh的内表面上形成存储器膜mf后，有选择地去除在源极层sl上形成的部分，在此过程中，在区域ex上形成的部分也受到蚀刻或者受到损伤(参照图11(a))。因此，存在使半导体膜sf和字线wl1短路或者使存储装置3的可靠性降低的情况。

这样，阻挡膜40s防止在形成存储器孔mh2的过程中的层间绝缘膜15t及牺牲膜17的蚀刻，提高存储装置3的制造成品率及可靠性。另外，阻挡膜40s使用对有选择地去除牺牲膜27的蚀刻条件具有耐受性的材料。即，优选的是，在将牺牲膜27替换为字线wl2的工序中，不对阻挡膜40s进行蚀刻。

图16是表示有关第二实施方式的变形例的存储装置4的示意剖面图。在图16中示出了柱状体pb1及pb2的截面构造。

如图16所示，柱状体pb1贯通选择栅极sgs及多条字线wl1，沿z方向延伸。柱状体pb2贯通多条字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb1及柱状体pb2在字线wlt1和字线wll2之间连接。阻挡膜40s设置成包围柱状体pb1的上端。

在该例中，字线wll2设置于远离阻挡膜40s的位置。在字线wll2和阻挡膜40s之间以及字线wll2和绝缘膜43之间例如配置层间绝缘膜25。

这样的构造例如通过在绝缘膜43上形成层间绝缘膜25后层叠牺牲膜27而形成(参照图14(a)及图14(b))。由此，在将牺牲膜27替换为字线wl2的工序中，能够避免阻挡膜40s的蚀刻。例如，由于阻挡膜40s能够使用与牺牲膜27相同的材料，所以在本实施例中即使在牺牲膜27使用了氮化硅的情况下，阻挡膜40也能够使用氮化硅(sin)。并且，阻挡膜40s通过层间绝缘膜25从字线wll2电气绝缘，所以作为阻挡膜40s的材料，还可以使用添加了杂质的多晶硅或者添加了杂质的非晶硅。

(第三实施方式)

图17是表示有关第三实施方式的存储装置5的示意剖面图。在图17中示出了柱状体pb1及pb2的截面构造。

如图17所示，柱状体pb1贯通选择栅极sgs及多条字线wl1，沿z方向延伸。柱状体pb2贯通多条字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb1及柱状体pb2在字线wlt1和字线wll2之间连接。

在该例中，在字线wlt1和字线wll2之间设置有连接部jp。连接部jp包括存储器膜mf的扩展部mfj、半导体膜sf的扩展部sfj及绝缘性核心ca的扩展部caj。连接部jp例如具有将柱状体pb1的上端沿x方向及y方向扩展的构造。连接部jp例如位于层间绝缘膜15t和字线wll2之间。

并且，连接部jp例如在与字线wlt1的上表面或者字线wll2的下表面平行的截面中被绝缘膜43包围。并且，连接部jp例如具有位于内侧的部分的z方向的厚度比位于外缘的部分的z方向的厚度厚的形状。并且，连接部jp的与层间绝缘膜15t接触的下表面的x方向或者y方向的宽度大于接近字线wll2的部分的x方向或者y方向的宽度。

下面，参照图18(a)～图19(b)说明有关第三实施方式的存储装置5的制造方法。图18(a)～图19(b)是按顺序表示存储装置5的制造过程的示意剖面图。

如图18(a)所示，在源极层sl上隔着层间绝缘膜13及15层叠多个牺牲膜17。然后，形成从位于最上方的层间绝缘膜25t的表面到达源极层sl的深度的存储器孔mh1。然后，形成将存储器孔mh1的内部填埋的牺牲膜33。其结果是，将牺牲膜33设置成沿z方向贯通层叠在源极层sl上的层间绝缘膜13、15及牺牲膜17。

进而，以使牺牲膜33的上端突出到比层间绝缘膜15t靠上的水平位置的方式将牺牲膜33的一部分及层间绝缘膜15t的一部分去除。然后，在层间绝缘膜15t上形成牺牲膜50。牺牲膜50例如是使用cvd形成的非晶硅膜，覆盖牺牲膜33的上端。牺牲膜50例如具有与牺牲膜33的突出到比层间绝缘膜15t靠上的水平位置的部分的z方向的宽度大致相同的z方向的厚度。

如图18(b)所示，保留包围牺牲膜33的上端的部分而对牺牲膜50进行回蚀。牺牲膜50例如使用各向异性rie回蚀。由此，在牺牲膜33的上端的周围形成牺牲膜50s。

如图18(c)所示，在层间绝缘膜15t上形成绝缘膜43。绝缘膜43形成为使牺牲膜33的上表面露出于外部。例如使用cvd以覆盖牺牲膜33及牺牲膜50s的方式形成绝缘膜43后，使用cmp局部地去除或者回蚀绝缘膜43。将使牺牲膜33的上表面露出的绝缘膜43的表面平坦化。

如图19(a)所示，在绝缘膜43上隔着层间绝缘膜25层叠多个牺牲膜27。层间绝缘膜25及牺牲膜27交替地层叠在绝缘膜43上。然后，形成从位于最上方的层间绝缘膜25t的表面连通牺牲膜33的存储器孔mh2。

牺牲膜50s在存储器孔mh2的形成过程中保护位于其下方的层间绝缘膜15t及牺牲膜17。由此，即使由于存储器孔mh2的错位而使其底面从与牺牲膜33的上表面一致的位置偏离，也能够防止层间绝缘膜15t及牺牲膜17的蚀刻(参照图15(b))。

如图19(b)所示，形成从层间绝缘膜25t的上表面到达源极层sl的深度的存储器孔mh。存储器孔mh例如通过有选择地去除牺牲膜33而形成。存储器孔mh在层间绝缘膜15t和位于最下方的牺牲膜27之间具有扩展区域50f。扩展区域50f通过与牺牲膜33同时有选择地去除牺牲膜50s而形成。

然后，在存储器孔mh的内部形成存储器膜mf、半导体膜sf及绝缘性核心ca。存储器膜mf包括沿着存储器孔mh的扩展区域50f的内表面形成的扩展部mfj。半导体膜sf包括形成于存储器膜mf的扩展部mfj上的扩展部sfj。绝缘性核心ca包括将扩展区域50f内的空间填埋的扩展部caj。另外，通过有选择地去除牺牲膜17及25并替换为金属层，从而形成字线wl1、wl2、选择栅极sgs及sgd。

在本实施方式中，通过设置包括扩展部mfj、sfj及caj的连接部jp，能够提高存储装置5的制造成品率及可靠性。

(第四实施方式)

图20是表示有关第四实施方式的存储装置6的示意剖面图。在图20中示出了包括选择栅极sgs、字线wl1、字线wl2及选择栅极sgd的层叠体的截面。图20所示的截面包括柱状体pb的截面。

如图20所示，选择栅极sgs、字线wl1、字线wl2及选择栅极sgd隔着层间绝缘膜13、15及25层叠在源极层sl上。设置多个包括选择栅极sgs、字线wl1、字线wl2及选择栅极sgd的层叠体，例如将它们沿x方向排列配置。各层叠体隔着狭缝st分开配置。在狭缝st的内部例如设置连接导体li。连接导体li通过覆盖狭缝st的内壁的绝缘膜55从选择栅极sgs、字线wl1、字线wl2及选择栅极sgd电气绝缘。并且，连接导体li与源极层sl电连接。源极层sl经由连接导体li与控制电路(未图示)连接。

柱状体pb贯通选择栅极sgs、字线wl1、字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb例如包括存储器膜mf、半导体膜sf和绝缘性核心。柱状体pb包括柱状体pb1和柱状体pb2。柱状体pb1贯通选择栅极sgs及多条字线wl1，沿z方向延伸。柱状体pb2贯通多条字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb1及柱状体pb2在字线wlt1和字线wll2之间连接。

在该例中，在字线wlt1和字线wll2之间设置有阻挡膜60s。阻挡膜60s例如有选择地设置于配置多个柱状体pb的区域。柱状体pb设置成贯通阻挡膜60s。例如，在通过狭缝st分断的区域中以及配置将字线wl1及wl2与控制电路(未图示)连接的接触插头(未图示)的区域中，不设置阻挡膜60s。

阻挡膜60s能够使用氧化铝(al2o3)、氧化铪(hfo)、氧化钨(wox)、氧化钛(tio)、碳化硅(sic)等金属氧化物。并且，阻挡膜60s例如能够使用氮化硅(sin)或者碳化硅(sic)。在层间绝缘膜15t及绝缘膜43不是氧化硅膜的情况下，阻挡膜60s也可以包含氧化硅(sio2)。

下面，参照图21(a)～图22(b)说明有关第四实施方式的存储装置6的制造方法。图21(a)～图22(b)是按顺序表示有关第四实施方式的存储装置6的制造过程的示意剖面图。

如图21(a)所示，牺牲膜33贯通隔着层间绝缘膜13及15层叠在源极层sl上的牺牲膜17，沿z方向延伸。牺牲膜33设置成其上端突出至比层间绝缘膜15t靠上的水平位置。然后，在层间绝缘膜15t上形成阻挡膜60。阻挡膜60形成为覆盖牺牲膜33的上端。

阻挡膜60包括阻挡膜60m和阻挡膜60p。例如，在设置有多个牺牲膜33的区域形成的阻挡膜60m的z方向的厚度形成为比在其周围设置的阻挡膜60p的z方向的厚度厚。例如通过在绝缘膜43上形成均匀厚度的阻挡膜60后有选择地使设置有牺牲膜33的区域以外的部分变薄而形成阻挡膜60p。

如图21(b)所示，以保留位于设置有牺牲膜33的区域的部分的方式对阻挡膜60进行回蚀。阻挡膜60例如使用rie回蚀。由此，在牺牲膜33的上端的周围形成阻挡膜60s。阻挡膜60s形成为覆盖形成多个牺牲膜33的区域，并在其表面使牺牲膜33的上表面露出。

如图21(c)所示，在层间绝缘膜15t上形成绝缘膜43。绝缘膜43形成为使牺牲膜33的上表面及阻挡膜60s的上表面露出。例如使用cvd以覆盖牺牲膜33及阻挡膜60s的方式形成绝缘膜43后，使用cmp局部地去除或者回蚀绝缘膜43。将使牺牲膜33的上表面及阻挡膜60s的上表面露出的绝缘膜43的表面平坦化。

如图22(a)所示，在牺牲膜33、阻挡膜60s及绝缘膜43上隔着层间绝缘膜25层叠多个牺牲膜27。层间绝缘膜25及牺牲膜27交替地层叠。然后，形成从位于最上方的层间绝缘膜25t的表面连通牺牲膜33的存储器孔mh2。

阻挡膜60s在存储器孔mh2的形成过程中保护位于其下方的层间绝缘膜15t及牺牲膜17。由此，即使由于存储器孔mh2的位置偏离而使其底面从与牺牲膜33的上表面一致的位置偏离，也能够防止层间绝缘膜15t及牺牲膜17的蚀刻(参照图15(b))。

如图22(b)所示，形成从层间绝缘膜25t的上表面到达源极层sl的深度的存储器孔mh。存储器孔mh例如通过有选择地去除牺牲膜33而形成。

然后，在存储器孔mh的内部形成存储器膜mf、半导体膜sf及绝缘性核心ca。另外，通过有选择地去除牺牲膜17及25并替换为金属层，从而形成字线wl1、wl2、选择栅极sgs及sgd。

图23是表示有关第四实施方式的变形例的存储装置7的示意剖面图。在图23中示出了包括选择栅极sgs、字线wl1、字线wl2及选择栅极sgd的层叠体的截面构造。在图23中还示出了柱状体pb的截面。

如图23所示，选择栅极sgs、字线wl1、字线wl2及选择栅极sgd隔着层间绝缘膜13、15及25层叠在源极层sl上。设置多个包括选择栅极sgs、字线wl1、字线wl2及选择栅极sgd的层叠体，例如将它们沿x方向排列配置。各层叠体隔着狭缝st分开配置。在狭缝st的内部例如设置有连接导体li。连接导体li通过覆盖狭缝st的内壁的绝缘膜55从选择栅极sgs、字线wl1、字线wl2及选择栅极sgd电气绝缘。并且，连接导体li与源极层sl电连接。源极层sl经由连接导体li与控制电路连接。

柱状体pb贯通选择栅极sgs、字线wl1、字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb例如包括存储器膜mf、半导体膜sf和绝缘性核心。柱状体pb包括柱状体pb1和柱状体pb2。柱状体pb1贯通选择栅极sgs及多条字线wl1，沿z方向延伸。柱状体pb2贯通多条字线wl2及选择栅极sgd，沿z方向延伸。柱状体pb1及柱状体pb2在字线wlt1和字线wll2之间连接。

在该例中，在字线wlt1和字线wll2之间设置有阻挡膜70s。阻挡膜70s例如在配置多个柱状体pb的区域中有选择地设置。柱状体pb设置成贯通阻挡膜70s。阻挡膜70s例如包括位于相邻的柱状体pb之间的凹部70d。

阻挡膜70s能够使用氧化铝(al2o3)、氧化铪(hfo)、氧化钨(wox)、氧化钛(tio)等金属氧化物。并且，阻挡膜70s还可以使用掺杂了杂质的多晶硅、掺杂了杂质的非晶硅等半导体。另外，阻挡膜70s例如能够使用氮化硅(sin)或者碳化硅(sic)。在层间绝缘膜15t及绝缘膜43不是氧化硅膜的情况下，阻挡膜70s也可以包含氧化硅(sio2)。

下面，参照图24(a)～图26(b)说明有关第四实施方式的变形例的存储装置7的制造方法。图24(a)～图26(b)是按顺序表示存储装置7的制造过程的示意图。图24(a)～(c)、图26(a)及(b)是表示沿着图25中示出的k-k线的截面的剖面图，图25是俯视图。

如图24(a)所示，牺牲膜33贯通隔着层间绝缘膜13及15层叠在源极层sl上的多个牺牲膜17，沿z方向延伸。牺牲膜33设置成其上端突出至比层间绝缘膜15t靠上的水平位置。然后，在层间绝缘膜15t上形成阻挡膜70。阻挡膜70形成为覆盖牺牲膜33的上端。

例如，在相邻的牺牲膜33之间的间隔狭小的情况下，阻挡膜70形成为位于牺牲膜33之间的部分70m的z方向的厚度比位于未设置牺牲膜33的区域的部分70f的z方向的厚度厚。

如图24(b)所示，以保留位于设置有多个牺牲膜33的区域的部分的方式对阻挡膜70进行回蚀。阻挡膜70例如使用rie回蚀。由此，在牺牲膜33的上端的周围形成阻挡膜70s。阻挡膜70s形成为覆盖形成牺牲膜33的区域，并在其表面使牺牲膜33的上表面露出。并且，阻挡膜70s具有位于相邻的牺牲膜33之间的凹部70d。

如图24(c)所示，在层间绝缘膜15t上形成绝缘膜43。绝缘膜43形成为使牺牲膜33的上表面及阻挡膜70s的上表面露出。例如在使用cvd以覆盖牺牲膜33及阻挡膜70s的方式形成绝缘膜43后，使用cmp局部地去除或者回蚀绝缘膜43。将使牺牲膜33的上表面及阻挡膜60s的上表面露出的绝缘膜43的表面平坦化。

图25是表示绝缘膜43的表面的示意俯视图。如该图所示，绝缘膜43形成为包围设置有牺牲膜33的区域。并且，绝缘膜43的一部分也形成在位于相邻的牺牲膜33之间的凹部70d的内部。

如图25所示，例如在设置有狭缝st的区域中不形成阻挡膜70s。并且，在位于设置有多个牺牲膜33的区域的y方向的两侧的区域，也不形成阻挡膜70s。在该区域中，例如设置有与字线wl1连接的接触插头。

如图26(a)所示，在牺牲膜33、阻挡膜70s及绝缘膜43上隔着层间绝缘膜25层叠多个牺牲膜27。层间绝缘膜25及牺牲膜27交替地层叠。然后，形成从位于最上方的层间绝缘膜25t的表面连通牺牲膜33的存储器孔mh2。在该例中，在位于最下方的牺牲膜27l和阻挡膜70s之间形成有层间绝缘膜25，但也可以是牺牲膜27l与阻挡膜70s接触的构造。

阻挡膜70s在存储器孔mh2的形成过程中保护位于其下方的层间绝缘膜15t及牺牲膜17。由此，即使由于存储器孔mh2的位置偏离而使其底面从与牺牲膜33的上表面一致的位置偏离，也能够防止层间绝缘膜15t及牺牲膜17的蚀刻(参照图15(b))。

如图26(b)所示，形成从层间绝缘膜25t的上表面到达源极层sl的深度的存储器孔mh。存储器孔mh例如通过有选择地去除牺牲膜33而形成。

然后，在存储器孔mh的内部形成存储器膜mf、半导体膜sf及绝缘性核心ca。另外，通过有选择地去除牺牲膜17及25并替换为金属层，从而形成字线wl1、wl2、选择栅极sgs及sgd。

图27是表示有关第四实施方式的变形例的存储装置7的制造过程的示意剖面图。在该例中，在形成图26(b)所示的存储器孔mh后，将阻挡膜70s的一部分70x去除。

例如，在形成存储器孔mh2后，阻挡膜70s的一部分在存储器孔mh2的底面露出(参照图26(a))。因此，在有选择地去除牺牲膜33后，从存储器孔mh的内壁突出的阻挡膜70的一部分70x残留。阻挡膜70的一部分70x例如使用各向异性rie去除。

在该例中，在去除了阻挡膜70的一部分70x的区域中，能够在存储器孔mh的内表面上以均匀的厚度形成存储器膜mf及半导体膜sf。并且，通过使柱状体pb2和柱状体pb1之间的连接区域中的半导体膜sf的纵向的长度缩短，能够抑制沿z方向流动的沟道电流的降低。

图28是表示有关第四实施方式的另一变形例的存储装置8的示意俯视图。图28是与图25对应的俯视图，示出了绝缘膜43的表面。

如图28所示，在存储装置8的制造过程中，配置有牺牲膜33和牺牲膜37。牺牲膜33及37贯通隔着层间绝缘膜13及15层叠在源极层sl上的牺牲膜17，沿z方向延伸。牺牲膜33例如形成于设置柱状体pb的区域。牺牲膜37例如配置于设置接触插头cc的区域。例如将牺牲膜37替换为柱状支承体(未图示)。柱状支承体例如是为了在将牺牲膜17替换为金属层来形成字线wl1及选择栅极sgd的过程中，支承层间绝缘膜15而保持有选择地去除牺牲膜17后的空间而设置的。

在该例中，除阻挡膜70s外，还设置包围牺牲膜37的阻挡膜70g。阻挡膜70g例如配置在字线wlt1和字线wll2之间，包围柱状支承体(未图示)。阻挡膜70g设置于多个柱状支承体各自的周围，并且相互分开配置。

第一～第四实施方式所记述的实施例不被各方式限定。例如，相同标号的构成要素在各实施方式中是共同的，在一个实施方式中记述的构成要素只要在技术上可行，则也适用于其他实施方式。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并非意图限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形被包含在发明的范围或主旨中，并且被包含在权利要求书所记载的发明和其等价的范围中。

标号说明

1～8…存储装置；13、15、15t、23、25、25t…层间绝缘膜；17、17b、17t、27、27l、33、35、37、50、50s…牺牲膜；20…垫片膜；40、40s、60、60m、60p、60s、70、70g、70s…阻挡膜；43、55…绝缘膜；50f…扩展区域；70d…凹部；bl…字线；ca…绝缘性核心；caj…扩展部；cc…接触插头；fl1…阻挡绝缘膜；fl2…电荷保持膜；fl3…沟道绝缘膜；jp…连接部；li…连接导体；mc…存储单元；mf…存储器膜；mfj…扩展部；mh、mh1、mh2…存储器孔；pb、pb1、pb2…柱状体；rc…凹槽部；sf…半导体膜；sfj…扩展部；sgd、sgs…选择栅极；sl…源极层；st…狭缝；vb…连接插头；wl、wl1、wlt1、wl2、wll2…字线。