背面入射型半导体光检测元件的制作方法

本发明涉及背面入射型半导体光检测元件。

背景技术：

已知具备具有彼此相对的第一主面和第二主面的半导体基板的背面入射型半导体光检测元件(例如，参照专利文献1和2)。专利文献2所记载的背面入射型半导体光检测元件中，半导体基板具有第一导电类型的第一半导体区域和第二导电类型的多个第二半导体区域。半导体基板在第二主面侧具备多个第二半导体区域。各第二半导体区域与第一半导体区域构成pn结。第一主面是对半导体基板的光入射面。多个第二半导体区域具有纹理表面。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2012/0313204号说明书

专利文献2：日本特开2011-023417号公报

技术实现要素：

发明所要解决的技术问题

本发明的一个方式的目的在于，提供使长波长区域上的分光灵敏度特性进一步提高的背面入射型半导体光检测元件。长波长区域例如为近红外的波长区域。

解决问题的技术手段

本发明的一个方式所涉及的背面入射型半导体光检测元件具备具有彼此相对的第一主面和第二主面的半导体基板。第一主面是对半导体基板的光入射面。半导体基板具有第一导电类型的第一半导体区域和第二导电类型的多个第二半导体区域。第二导电类型的多个第二半导体区域设置于第二主面侧，并且与第一半导体区域构成pn结。多个第二半导体区域分别具有：具有纹理表面的第一区域；和不具有纹理表面的第二区域。纹理表面的凹陷的最深位置处的第一区域的厚度小于半导体基板的厚度方向上的、第二区域的表面与最深位置的间隔。

上述一个方式所涉及的背面入射型半导体光检测元件中，第二半导体区域的第一区域具有纹理表面。长波长区域的光与短波长区域的光相比，吸收系数小。因此，从第一主面入射到半导体基板的长波长区域的光在半导体基板内行进，到达纹理表面。到达纹理表面的光在纹理表面反射或扩散，进一步在半导体基板内行进。因为长波长区域的光在半导体基板内行进的距离长，所以长波长区域的光被半导体基板吸收。其结果，上述一个方式使长波长区域上的分光灵敏度特性提高。

通过光被半导体基板吸收而产生的载流子有可能在第二半导体区域中再结合。在第二半导体区域中再结合的载流子无助于检测灵敏度，因此分光灵敏度特性有可能降低。

第二半导体区域的厚度大的结构中，与第二半导体区域的厚度小的结构相比，容易发生第二半导体区域中的载流子的再结合。即，从第二半导体区域的表面到pn结的距离大的结构中，与从第二半导体区域的表面到pn结的距离小的结构相比，容易发生第二半导体区域中的载流子的再结合。

上述一个方式中，纹理表面的凹陷的最深位置处的第一区域的厚度小于半导体基板的厚度方向上的、第二区域的表面与最深位置的间隔。上述一个方式中，与纹理表面的凹陷的最深位置处的第一区域的厚度为半导体基板的厚度方向上的第二区域的表面与最深位置的间隔以上的结构相比，从纹理表面到pn结的距离小。因此，由入射到半导体基板的光引起的载流子的第二半导体区域中的再结合被抑制。其结果，上述一个方式使长波长区域上的分光灵敏度特性进一步提高。

上述一个方式中，也可以为半导体基板的厚度方向上的第二区域的厚度大于半导体基板的厚度方向上的第一区域的厚度。

在应力作用于半导体基板的情况下，有可能产生并非由光的入射引起的载流子。并非由光的入射引起的载流子使暗电流产生。与第一区域相比，应力容易作用于第二区域。因此，与第一区域相比，在第二区域中容易产生并非由光的入射引起的载流子。第二区域的厚度大于第一区域的厚度的结构中，与第二区域的厚度为第一区域的厚度以下的结构相比，在第二区域中容易产生并非由光的入射引起的载流子的再结合。因此，本结构抑制暗电流的产生。

上述一个方式也可以具备配置于第二区域且与第二区域接触的电极。

本结构中，电极与半导体基板的厚度方向上的厚度大于第一区域的第二区域接触。电极和半导体基板接触的情况下，构成电极的材料和构成半导体基板的材料合金化，在半导体基板中有可能产生合金峰。当合金峰到达pn结时，合金峰使漏电流增大。第二区域的厚度大于第一区域的厚度的结构中，与第二区域的厚度为第一区域的厚度以下的结构相比，合金峰难以到达pn结。因此，本结构抑制漏电流的增大。

上述一个方式中，也可以为第一区域的纹理表面在半导体基板的厚度方向上位于比第二区域的表面更靠近第一主面的位置。

在此情况下，应力难以作用于第一区域。因此，第一区域中，并非由光的入射引起的载流子的产生被抑制。其结果，本结构抑制暗电流的产生。本结构中，例如在第二半导体区域形成纹理表面的情况下，从纹理表面到pn结的距离能够进一步减小。因此，本结构能够使长波长区域上的分光灵敏度特性进一步提高。

上述一个方式中，也可以为第一区域的纹理表面的边缘区域与第二区域的表面连续，并且相对于半导体基板的厚度方向倾斜。

第一区域的纹理表面在半导体基板的厚度方向上，位于比第二区域的表面更靠近第一主面的位置的情况下，应力进一步容易作用于第二区域。第一区域的纹理表面的边缘区域相对于半导体基板的厚度方向倾斜的结构中，与第一区域的纹理表面的边缘区域与半导体基板的厚度方向平行的结构相比，作用于第二区域的应力容易被分散。因此，应力作用于第二区域的情况下，应力向第二区域的集中也被抑制。本结构抑制并非由光的入射引起的载流子的产生。其结果，本结构抑制暗电流的产生。

发明的效果

本发明的一个方式提供使长波长区域上的分光灵敏度特性进一步提高的背面入射型半导体光检测元件。

附图说明

图1是一个实施方式所涉及的背面入射型半导体光检测元件的俯视图。

图2是表示本实施方式所涉及的背面入射型半导体光检测元件的截面结构的图。

图3是表示本实施方式所涉及的背面入射型半导体光检测元件的结构的俯视图。

图4是观察纹理表面得到的sem图像。

图5是观察纹理表面得到的sem图像。

图6是表示一个像素的截面结构的图。

图7是表示杂质浓度的分布的线图。

图8是表示本实施方式所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。

图9是表示本实施方式所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。

图10是表示本实施方式所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。

图11是表示具备本实施方式所涉及的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

图12是表示本实施方式的第一变形例所涉及的背面入射型半导体光检测元件的截面结构的图。

图13是表示第一变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图14是表示具备第一变形例所涉及的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

图15是表示本实施方式的第二变形例所涉及的背面入射型半导体光检测元件的截面结构的图。

图16是表示第二变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图17是表示本实施方式的第三变形例所涉及的背面入射型半导体光检测元件的截面结构的图。

图18是表示第三变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图19是表示本实施方式的第四变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图20是表示本实施方式的第五变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图21是表示本实施方式的第六变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。

图22是表示本实施方式的第七变形例所涉及的背面入射型半导体光检测元件的截面结构的图。

图23是表示一个像素的截面结构的图。

图24是表示第七变形例所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。

图25是表示第七变形例所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。

图26是表示杂质浓度的分布的线图。

具体实施方式

以下，参照附图，详细地对本发明的实施方式进行说明。另外，说明中，对同一要素或具有同一功能的要素使用同一符号，省略重复的说明。

参照图1～图6，说明本实施方式所涉及的背面入射型半导体光检测元件1的结构。图1是本实施方式所涉及的背面入射型半导体光检测元件的俯视图。图2是表示本实施方式所涉及的背面入射型半导体光检测元件的截面结构的图。图3是表示本实施方式所涉及的背面入射型半导体光检测元件的结构的俯视图。图4和图5是观察纹理表面得到的sem图像。图6是表示一个像素的截面结构的图。图6中，省略表示截面的阴影线。

如图1和图2所示，半导体光检测元件1具备半导体基板11。半导体基板11是由硅(si)构成的基板。半导体基板11具有彼此相对的主面11a和主面11b。主面11a是对半导体基板11的光入射面。主面11a是背面，主面11b是表面。半导体基板11俯视时例如呈多边形状。本实施方式中，半导体基板11俯视时呈矩形状。半导体基板11的厚度例如为150μm。半导体基板11的厚度方向例如为与z轴平行的方向。本实施方式中，半导体基板11的厚度方向与主面11a和主面11b相对的方向一致。半导体基板11的厚度方向和与半导体基板11正交的方向、与主面11a正交的方向及与主面11b正交的方向一致。

半导体基板11具有第一导电类型的半导体区域13、第二导电类型的多个半导体区域15和第一导电类型的半导体区域16。半导体基板11在主面11b侧具备多个半导体区域15。半导体基板11具有设置于主面11b侧的多个半导体区域15。半导体基板11在主面11a侧具备半导体区域16。半导体基板11具有设置于主面11a侧的半导体区域16。半导体区域16作为积累层发挥作用。第一导电类型例如为n型。第二导电类型例如为p型。在半导体基板11由si构成的情况下，p型杂质例如包含第13族元素，n型杂质例如包含第15族元素。p型杂质例如为硼(b)。n型杂质例如为氮(n)、磷(p)或砷(as)。也可以是第一导电类型为p型，第二导电类型为n型。

半导体区域13为低杂质浓度。半导体区域15和半导体区域16为高杂质浓度。半导体区域15和半导体区域16与半导体区域13相比杂质浓度高。半导体区域13的杂质浓度例如为5×10¹²cm^-3。半导体区域15的杂质浓度例如为1×10¹⁹cm^-3。半导体区域16的杂质浓度例如为1×10¹⁵cm^-3。半导体区域15的最大厚度例如为5μm。半导体区域16的厚度例如为1μm。

多个半导体区域15从与半导体基板11正交的方向看被二维排列。本实施方式中，多个半导体区域15沿着彼此正交的第一方向和第二方向排列。多个半导体区域15以m行n列排列。m和n是2以上的整数。第一方向例如为与x轴平行的方向。第二方向例如为与y轴平行的方向。各半导体区域15从与半导体基板11正交的方向看，例如呈多边形状。本实施方式中，各半导体区域15呈矩形状。各半导体区域15从与半导体基板11正交的方向看，也可以呈圆形状。本实施方式中，一个半导体区域15构成一个像素。半导体光检测元件1具有二维排列的多个像素。半导体区域13和各半导体区域15构成pn结。pn结形成于半导体区域13与各半导体区域15的边界。各像素中，包含半导体区域15和pn结的区域为光感应区域。矩形状包含角被倒角的形状和角被弄圆的形状。

半导体基板11具有第一导电类型的半导体区域14。半导体基板11在主面11b侧具备半导体区域14。半导体基板11具有设置于主面11b侧的半导体区域14。半导体区域14从与主面11b正交的方向看，呈框形状。半导体区域14从与主面11b正交的方向看，以包围排列有多个半导体区域15的区域的方式，沿着主面11b的边缘设置。半导体区域14作为通道阻止层发挥作用，并抑制耗尽层到达半导体基板11的侧面。

各半导体区域15具备具有纹理表面ts的区域17和不具有纹理表面ts的区域19。纹理表面ts如图4和图5所示，是形成有细微的凹凸的表面。区域17是在表面形成有细微的凹凸的区域。在区域17的整个表面形成有细微的凹凸。区域17在整个表面具有纹理表面ts。纹理表面ts例如通过湿式蚀刻形成。纹理表面ts也可以通过干式蚀刻或激光照射形成。表面为纹理表面ts的区域是纹理区域。图4所示的纹理表面ts通过湿式蚀刻形成。图5所示的纹理表面ts通过干式蚀刻形成。图3中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。

纹理表面ts的凹凸不规则地形成。所谓纹理表面ts的凹凸不规则，包含凹凸的顶的间隔不规则地变化和凹凸的高低差不规则地变化的至少一者。本实施方式中，凹凸的顶的间隔不规则地变化，并且凹凸的高低差不规则地变化。纹理表面ts的凹凸的顶的间隔例如为0.1～1.0μm。纹理表面ts的凹凸的高低差例如为0.5～1.5μm。纹理表面ts的凹凸也可以规则地形成。

区域17如图3所示，从与半导体基板11正交的方向看，位于区域19的内侧。本实施方式中，从与半导体基板11正交的方向看，区域17遍及区域17的整个边缘而被区域19包围。区域19的表面平坦。区域19具有彼此连续的二个区域19a、19b。区域19a沿着半导体区域15的边缘进行定位。区域19b位于半导体区域15的一个角。区域19a的表面和区域19b的表面位于同一平面上。区域17从与半导体基板11正交的方向看，呈矩形的一个角以矩形状被切口的形状。区域17和区域19b如图3所示，从与半导体基板11正交的方向看，在与第一方向及第二方向交叉的方向上相邻。

如图6所示，纹理表面ts的凹陷的最深位置处的区域17的厚度th1小于半导体基板11的厚度方向上的、区域19(区域19b)的表面与上述最深位置的间隔d1。上述最深位置例如为所有凹陷中的最深的凹陷的最深位置。上述最深位置也可以为所有凹陷中的任意一个凹陷的最深位置。上述最深位置也可以为所有凹陷的最深位置的平均位置。

半导体区域15的杂质浓度例如如图7所示，相对于距表面的深度变化。即，半导体区域15的杂质浓度例如相对于半导体基板11的厚度方向上的距主面11b的距离而变化。图7是表示杂质浓度的分布的线图。图7所示的杂质浓度分布是通过以下的过程使杂质热扩散时的分布。形成半导体区域15后，形成纹理表面ts。其后，杂质通过高温热处理而被热扩散。该过程作为本实施方式所涉及的半导体光检测元件1的制造过程在后面叙述。

半导体区域15的杂质浓度，直到规定深度位置为止高的状态持续，随着从规定深度位置朝向主面11a逐渐降低。半导体区域15按照杂质浓度的分布，具有位于主面11b附近的区域r1和位于比区域r1更靠近主面11a的位置的区域r2。区域r1和区域r2连续。区域r1是杂质浓度高的区域。区域r2是杂质浓度从区域r1中的杂质浓度起逐渐降低的过渡区域。本实施方式中，上述规定深度例如为约3μm。

本实施方式中，纹理表面ts的凹陷的最深位置位于区域r1和区域r2的边界附近。即，最深位置位于半导体区域15的杂质浓度开始降低的区域附近。区域17中，区域r2占有的比例大于区域r1占有的比例。区域17也可以仅由区域r2构成。

半导体区域15(区域17、19)的厚度例如由从表面到半导体区域15的杂质浓度与半导体区域16的杂质浓度同等的深度为止的距离来规定。该距离也是半导体基板11的厚度方向上的距离。在此情况下，厚度th1由从纹理表面ts的凹陷的最深位置到半导体区域15的杂质浓度与半导体区域16的杂质浓度同等的深度为止的距离来规定。凹陷的最深位置例如是所有凹陷中的最深的凹陷的最深位置。在此情况下，厚度th1表示区域17的厚度的最小值。凹陷的最深位置例如也可以是所有凹陷中的最浅的凹陷的最深位置。在此情况下，厚度th1表示区域17的厚度的最大值。凹陷的最深位置例如也可以是所有凹陷的最深位置的平均位置。在此情况下，厚度th1表示区域17的厚度的平均值。厚度th1例如是0.1～1.0μm。

半导体区域15(区域17、19)的厚度例如也可以由半导体基板11的厚度方向上的从表面到区域r2终止的位置为止的距离来规定。区域r2终止的位置如由图7可明确的那样，是杂质浓度的降低终止的位置。在此情况下，厚度th1由从纹理表面ts的凹陷的最深位置到区域r2终止的位置的距离来规定。

间隔d1是纹理表面ts的凹陷的深度。在最深位置为最深的凹陷的最深位置的情况下，间隔d1是纹理表面ts的凹陷的深度的最大值。在最深位置为最浅的凹陷的最深位置的情况下，间隔d1是纹理表面ts的凹陷的深度的最小值。在最深位置为所有凹陷的最深位置的平均位置的情况下，间隔d1为纹理表面ts的凹陷的平均深度。间隔d1例如为1.0～2.5μm。

半导体基板11的厚度方向上的区域19(区域19b)的厚度th2大于半导体基板11的厚度方向上的区域17的厚度th3。厚度th2例如为5μm。本实施方式中，厚度th2也是半导体区域15的最大厚度。

区域17的厚度th3对应于纹理表面ts的凹凸而变化。厚度th3例如为纹理表面ts的凹陷的最深位置上的厚度。在此情况下，厚度th3与厚度th1同等。厚度th3例如也可以为纹理表面ts的顶的位置上的厚度。规定厚度th3的顶例如是所有顶中的最高的顶。最高的顶是在半导体基板11的厚度方向上位于最靠近主面11b的位置的顶。在此情况下，厚度th3表示区域17的厚度的最大。规定厚度th3的顶例如也可以为所有顶中的最低的顶。最低的顶是在半导体基板11的厚度方向上位于最靠近主面11a的位置的顶。厚度th3例如也可以为从纹理表面ts的凹凸的平均高度位置到区域r2终止的位置的距离。厚度th3例如为0.1～1.5μm。

纹理表面ts在半导体基板11的厚度方向上位于比区域19(区域19a、19b)的表面更靠近主面11a的位置。即，纹理表面ts位于比包含区域19(区域19a、19b)的表面的假想平面vp更靠近主面11a的位置。主面11b在区域17凹陷。在纹理表面ts和区域19的表面形成台阶差。区域17的纹理表面ts的边缘区域tsa与区域19(区域19a、19b)的表面连续，并且相对于半导体基板11的厚度方向倾斜。本实施方式中，以边缘区域tsa中的区域17的厚度随着从区域17朝向区域19而逐渐变大的方式，边缘区域tsa倾斜。

半导体光检测元件1具备多个绝缘膜21、23、25、多个焊盘电极(padelectrode)31、多个ubm(under-bumpmetal(凸块下金属))33和多个凸块电极(bumpelectrode)35。本实施方式中，半导体光检测元件1在每个半导体区域15具备一个焊盘电极31、一个ubm33和一个凸块电极35。半导体光检测元件1具备与半导体区域14电连接的电极(未图示)。与半导体区域14电连接的电极配置于主面11b侧。

绝缘膜21配置于半导体基板11的主面11a。绝缘膜21形成在主面11a上。绝缘膜21例如是氧化膜。本实施方式中，绝缘膜21由氧化硅(sio2)构成。绝缘膜21例如是硅热氧化膜。绝缘膜21也可以由氮化硅(sin)构成。在此情况下，绝缘膜21例如通过等离子体cvd(plasma-enhancedchemicalvapordeposition(等离子体增强化学气相沉积))形成。绝缘膜21作为反射防止膜发挥作用。绝缘膜21的厚度例如为0.1μm。

绝缘膜23配置于半导体基板11的主面11b。绝缘膜23形成在主面11b上。绝缘膜23例如为氧化膜。本实施方式中，绝缘膜21由氧化硅构成。绝缘膜23例如为硅热氧化膜。绝缘膜23覆盖各半导体区域15的表面。绝缘膜23直接覆盖整个纹理表面ts。绝缘膜23与主面11b(纹理表面ts)接触。绝缘膜23也可以由氮化硅构成。在此情况下，绝缘膜23通过减压cvd(low-pressurechemicalvapordeposition(低压化学气相沉积))形成。绝缘膜23也可以由氧化铝(al2o3)构成。在此情况下，绝缘膜23通过ald(atomiclayerdeposition(原子层沉积))形成。绝缘膜23的厚度例如为0.2μm。

绝缘膜25配置在半导体基板11的主面11b上。绝缘膜25形成在绝缘膜23上。绝缘膜25与绝缘膜23接触。绝缘膜25例如为氮化膜。本实施方式中，绝缘膜25由氮化硅构成。绝缘膜23位于半导体基板11与绝缘膜25之间。绝缘膜25间接配置在半导体基板11上。绝缘膜25间接覆盖各半导体区域15的表面。绝缘膜25直接覆盖绝缘膜23中的与区域17对应的区域。绝缘膜25间接覆盖整个纹理表面ts。绝缘膜25也可以由氧化硅构成。在此情况下，绝缘膜25例如通过等离子体cvd形成。绝缘膜25作为钝化膜发挥作用。绝缘膜25的厚度例如为0.1～0.4μm。

焊盘电极31配置于区域19。本实施方式中，焊盘电极31配置于区域19b。焊盘电极31形成在区域19b上和绝缘膜23上。焊盘电极31通过形成于绝缘膜23的接触孔h1与区域19b连接。焊盘电极31与区域19及绝缘膜23接触。焊盘电极31直接配置在区域19b上。焊盘电极31与绝缘膜25接触。绝缘膜25覆盖焊盘电极31的周缘。焊盘电极31由导电性材料构成。焊盘电极31例如由铝(al)构成。在此情况下，焊盘电极31通过溅射法或蒸镀法形成。

焊盘电极31如图3所示具有二个电极区域31a、31b。本实施方式中，焊盘电极31由二个电极区域31a、31b构成。电极区域31a配置于区域19。本实施方式中，电极区域31a配置于区域19b。电极区域31a与区域19b接触。电极区域31a直接配置在区域19b上。电极区域31b配置在绝缘膜23中的与区域17对应的区域的至少一部分。电极区域31b以绝缘膜23位于区域17与电极区域31b之间的方式配置于区域17。电极区域31b与电极区域31a连续。焊盘电极31从与半导体基板11正交的方向看，与区域17和区域19b的整个边界重叠。本实施方式中，电极区域31b从与半导体基板11正交的方向看，和与区域19b连续的边缘区域tsa重叠。电极区域31b间接配置在边缘区域tsa上。图3中，省略绝缘膜23、25的图示。

ubm33配置于区域19。本实施方式中，ubm33配置于区域19b。ubm33形成在区域19b上和绝缘膜25上。ubm33通过形成于绝缘膜25的接触孔h2与焊盘电极31连接。ubm33与焊盘电极31接触。ubm33与绝缘膜25接触。ubm33由与凸块电极35电连接和物理连接优异的材料构成。ubm33例如由层叠体构成，该层叠体是由钛(ti)构成的层和由铂(pt)构成的层的层叠体。ubm33例如通过层叠蒸镀法形成。

凸块电极35配置于区域19。本实施方式中，凸块电极35配置于区域19b。凸块电极35形成在ubm33上。凸块电极35与ubm33接触。ubm33位于焊盘电极31与凸块电极35之间。凸块电极35间接配置在区域19上。凸块电极35间接配置在焊盘电极31上。凸块电极35通过ubm33和焊盘电极31与区域19b(半导体区域15)电连接。凸块电极35由焊料材料构成。凸块电极35例如由铟(in)构成。凸块电极35例如通过蒸镀法形成。

半导体光检测元件1中，半导体区域13通过偏置电压的施加，成为完全耗尽状态。即，从半导体区域15扩展的耗尽层到达半导体区域13。半导体区域13也可以不被完全耗尽。

接着，参照图8～图10对半导体光检测元件1的制造过程的一个例子进行说明。图8～图10是表示本实施方式所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。图8～图10中，省略表示截面的阴影线。

如图8的(a)所示，准备n型的半导体基板11。氧化膜51形成于主面11a，氧化膜53形成于主面11b。氧化膜51、53例如通过将半导体基板11在氧气氛中加热而形成。在图8的(a)所示的状态下，半导体基板11由半导体区域13构成，不具有半导体区域15和半导体区域16。

如图8的(b)所示，在半导体基板11形成多个半导体区域15和半导体区域16。通过该过程，准备具有半导体区域13、多个半导体区域15和半导体区域16的半导体基板11。

半导体区域15如以下所述形成。开口53a通过将氧化膜53图案化而形成于氧化膜53。开口53a呈矩形状。p型杂质通过氧化膜53的开口53a从主面11b添加到半导体基板11中。被添加的p型杂质通过高温热处理在半导体基板11内扩散。半导体区域15由从主面11b以高浓度扩散的p型杂质形成。通过上述高温热处理，氧化膜55形成在半导体区域15上(参照图8的(c))。

半导体区域16如以下所述形成。n型杂质从主面11a添加到半导体基板11中。添加的n型杂质通过上述高温热处理在半导体基板11内扩散。半导体区域16由从主面11a以高浓度扩散的n型杂质形成。

如图8的(c)所示，接触孔h1通过将氧化膜55图案化而形成于氧化膜55。形成接触孔h1后，氮化硅膜57形成在氧化膜51、55上。氮化硅膜57例如通过减压cvd形成。

如图9的(a)所示，形成于氧化膜55的氮化硅膜57和氧化膜55被图案化，开口59形成于半导体区域15的与区域17对应的位置。开口59例如通过干式蚀刻形成。

如图9的(b)所示，纹理表面ts形成在半导体区域15的从开口59露出的区域。纹理表面ts例如如上所述通过湿式蚀刻形成。图9的(b)以后的图中，标注交叉阴影线的区域为形成有纹理表面ts的区域。

如图9的(c)所示，氧化膜61形成于半导体区域15的从开口59露出的区域。氧化膜61形成于纹理表面ts。氧化膜61例如通过将半导体基板11在氧气氛中加热而形成。氧化膜53、61构成绝缘膜23。

如图10的(a)所示，氮化硅膜57从氧化膜51和绝缘膜23(氧化膜53、61)上被去除。通过氮化硅膜57的去除，半导体区域15通过接触孔h1露出。其后，焊盘电极31形成于半导体区域15的通过接触孔h1露出的区域。焊盘电极31也以位于绝缘膜23的接触孔h1周边的区域上的方式形成。氧化膜51构成绝缘膜21。

如图10的(b)所示，绝缘膜25形成于绝缘膜23后，接触孔h2通过将绝缘膜25图案化而形成于绝缘膜25。通过接触孔h2的形成，焊盘电极31的一部分露出。

如图10的(c)所示，ubm33形成于焊盘电极31的从接触孔h2露出的区域。ubm33也以位于绝缘膜25的接触孔h2周边的区域上的方式形成。即，ubm33也以间接配置在区域19上的方式形成。其后，凸块电极35形成于ubm33。经过这些过程，获得半导体光检测元件1。

接着，参照图11，对包括半导体光检测元件1的电子部件装置ed的结构进行说明。图11是表示具备本实施方式所涉及的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

电子部件装置ed具备半导体光检测元件1、安装有半导体光检测元件1的电子部件ec和树脂层rl。电子部件ec例如包含配线基板或asic(applicationspecificintegratedcircuit(专用集成电路))。

电子部件ec包括多个焊盘电极71、多个ubm73和多个凸块电极75。多个焊盘电极71、多个ubm73和多个凸块电极75配置在与半导体光检测元件1具备的多个凸块电极35对应的位置。半导体光检测元件1通过彼此对应的凸块电极35和凸块电极75接合而安装于电子部件ec。与半导体区域14电连接的电极也与电子部件ec的凸块电极(未图示)接合。

树脂层rl配置在半导体光检测元件1与电子部件ec之间。树脂层rl作为底填充层发挥作用。树脂层rl通过在形成于半导体光检测元件1与电子部件ec之间的空间填充的树脂材料固化而形成。树脂层rl例如包含环氧类树脂、聚氨酯类树脂、硅酮类树脂或丙烯酸类树脂。

如以上所述，在半导体光检测元件1中，半导体区域15的区域17具有纹理表面ts。长波长区域的光与短波长区域的光相比，吸收系数小。因此，从主面11a入射到半导体基板11的长波长区域的光在半导体基板11内行进，到达纹理表面ts。到达纹理表面ts的光在纹理表面ts反射或扩散，进一步在半导体基板11内行进。因为长波长区域的光在半导体基板11内行进的距离长，所以长波长区域的光被半导体基板11吸收。其结果，半导体光检测元件1使长波长区域上的分光灵敏度特性提高。

通过光被半导体基板11吸收而产生的载流子有可能在半导体区域15中再结合。在半导体区域15中再结合的载流子无助于检测灵敏度，因此分光灵敏度特性有可能降低。半导体区域15的厚度大的结构中，与半导体区域15的厚度小的结构相比，容易发生半导体区域15中的载流子的再结合。即，在从半导体区域15的表面到pn结的距离大的结构中，与从半导体区域15的表面到pn结的距离小的结构相比，容易发生半导体区域15中的载流子的再结合。

半导体光检测元件1中，厚度th1小于间隔d1。半导体光检测元件1中，与厚度th1为间隔d1以上的结构相比，从纹理表面ts到pn结的距离小。因此，由入射到半导体基板11的光引起的载流子的半导体区域15中的再结合被抑制。其结果，半导体光检测元件1使长波长区域上的分光灵敏度特性进一步提高。

上述的制造过程中，在纹理区域(纹理表面ts)形成于主面11b前，多个半导体区域15形成于多个预定区域。形成多个半导体区域15后，在形成纹理区域的过程中，需要可靠地防止纹理区域到达pn结。为了可靠地防止纹理区域到达pn结，考虑使各半导体区域15的厚度增大。但是，在各半导体区域15的厚度大的结构中，如上所述，分光灵敏度特性的提高有可能被抑制。

半导体光检测元件1的制造过程虽然包含在形成多个半导体区域15后形成纹理区域的过程，但在半导体光检测元件1中，厚度th1小于间隔d1。因此，半导体光检测元件1难以抑制分光灵敏度特性的提高。

在应力作用于半导体基板11的情况下，有可能产生并非由光的入射引起的载流子。并非由光的入射引起的载流子使暗电流产生。与区域17相比，应力容易作用于区域19，容易产生并非由光的入射引起的载流子。

半导体光检测元件1中，厚度th2大于厚度th3。因此，半导体光检测元件1中，与厚度th2为厚度th3以下的结构相比，区域19中容易产生并非由光的入射引起的载流子的再结合。其结果，半导体光检测元件1抑制暗电流的产生。

半导体光检测元件1中，焊盘电极31与区域19(区域19b)接触。在焊盘电极31和半导体基板11接触的情况下，构成焊盘电极31的材料(al)和构成半导体基板11的材料(si)有可能合金化而在半导体基板11中产生合金峰(alloyspike)。当合金峰到达pn结时，合金峰使漏电流增大。

半导体光检测元件1中，厚度th2大于厚度th3。因此，半导体光检测元件1中，与厚度th2为厚度th3以下的结构相比，合金峰难以到达pn结。半导体光检测元件1抑制漏电流的增大。

半导体光检测元件1中，纹理表面ts在半导体基板11的厚度方向上位于比区域19的表面更靠近主面11a的位置。即，纹理表面ts位于比假想平面vp更靠近主面11a的位置。在此情况下，应力难以作用于区域17。因此，在区域17中，并非由光的入射引起的载流子的产生被抑制。其结果，半导体光检测元件1抑制暗电流的产生。

半导体光检测元件1中，如上述的制造过程所述，在半导体区域15形成纹理表面ts的情况下，从纹理表面ts到pn结的距离进一步减小。因此，半导体光检测元件1使长波长区域上的分光灵敏度特性进一步提高。

半导体光检测元件1经由凸块电极35安装于电子部件ec。因此，在半导体光检测元件1安装于电子部件ec时，应力作用于区域19(区域19b)。纹理表面ts位于比假想平面vp更靠近主面11a的位置，因此即使在半导体光检测元件1安装于电子部件ec的情况下，应力也难以作用于区域17。因此，在区域17中，并非由光的入射引起的载流子的产生被抑制。半导体光检测元件1进一步抑制暗电流的产生。

在半导体光检测元件1安装于电子部件ec时凸块电极35(或凸块电极75)被压溃的情况下，被压溃的凸块电极35(或凸块电极75)有可能与半导体光检测元件1的凸块电极35以外的部位发生物理干涉。凸块电极35以外的部位例如包含配线导体或纹理表面ts。在凸块电极35(或凸块电极75)与配线导体发生物理干涉的情况下，凸块电极35(或凸块电极75)和配线导体有可能短路。在凸块电极35(或凸块电极75)与纹理表面ts发生物理干涉的情况下，纹理表面ts有可能受到物理损伤，导致长波长区域上的分光灵敏度特性受到不良影响。

半导体光检测元件1中，纹理表面ts位于比假想平面vp更靠近主面11a的位置。在纹理表面ts和区域19的表面形成台阶差。因此，在半导体光检测元件1安装于电子部件ec时，被压溃的凸块电极35(或凸块电极75)难以与半导体光检测元件1的凸块电极35以外的部位发生干涉。半导体光检测元件1抑制凸块电极35(或凸块电极75)和配线导体的短路的发生，并且抑制长波长区域上的分光灵敏度特性受到的不良影响。

形成凸块电极35时，形成凸块电极35的装置有可能与纹理表面ts发生物理干涉。在形成凸块电极35的装置与纹理表面ts发生物理干涉的情况下，纹理表面ts有可能受到物理损伤，导致长波长区域上的分光灵敏度特性受到不良影响。

半导体光检测元件1中，纹理表面ts位于比假想平面vp更靠近主面11a的位置。因此，形成凸块电极35的装置难以与纹理表面ts发生物理干涉。半导体光检测元件1在形成凸块电极35时，抑制长波长区域上的分光灵敏度特性受到的不良影响。

半导体光检测元件1中，纹理表面ts的边缘区域tsa与区域19(区域19a、19b)的表面连续，并且相对于半导体基板11的厚度方向倾斜。在纹理表面ts位于比假想平面vp更靠近主面11a的位置的情况下，应力进一步容易作用于区域19。

半导体光检测元件1中，和边缘区域tsa与半导体基板的厚度方向平行的结构相比，作用于区域19的应力容易被分散。因此，即使在应力作用于区域19的情况下，应力向区域19的集中也被抑制。半导体光检测元件1抑制并非由光的入射引起的载流子的产生。其结果，半导体光检测元件1进一步抑制暗电流的产生。

半导体光检测元件1中，区域19(区域19a、19b)不具有纹理表面ts。半导体光检测元件1中，与区域19具有纹理表面ts的结构相比，容易向区域19(区域19b)形成焊盘电极31。

到达纹理表面ts的表面的光如上所述在纹理表面ts反射或散射。在纹理表面ts反射或散射的光与在平坦的表面反射的光相比，向与半导体基板11的厚度方向交叉的各种方向行进。因此，在纹理表面ts反射或扩散的光有可能进入相邻的像素，发生像素间的串扰。串扰成为噪声的主要原因。

半导体光检测元件1中，纹理表面ts在每个半导体区域15设置。纹理表面ts未设置于主面11b的半导体区域15以外的区域。纹理表面ts在每个半导体区域15设置的结构与纹理表面ts设置于整个主面11b的结构相比，限制串扰的发生。因此，半导体光检测元件1抑制串扰的发生。

半导体光检测元件1中，焊盘电极31具有电极区域31a和电极区域31b。电极区域31a配置于区域19(区域19b)。电极区域31b以绝缘膜23位于与区域17之间的方式配置于区域17。电极区域31a和电极区域31b连续。即，焊盘电极31以遍及区域19b和区域17的方式配置。在该结构中，焊盘电极31的面积与焊盘电极31仅配置于区域19b的结构相比大。ubm33和凸块电极35配置于面积大的焊盘电极31。因此，半导体光检测元件1使半导体区域15(区域19)与凸块电极35的电连接的可靠性和稳定性提高。

纹理表面ts(区域17)的面积大的结构与纹理表面ts(区域17)的面积小的结构相比，使长波长区域上的分光灵敏度特性提高。因此，为了使长波长区域上的分光灵敏度特性提高，要求区域17的面积尽可能大，区域19(区域19b)的面积尽可能小。

焊盘电极31通过接触孔h1与区域19b接触。为了容易地形成接触孔h1，接触孔h1形成于绝缘膜23的位于区域19b上的区域。区域19b的表面平坦，因此接触孔h1容易地形成于绝缘膜23。在焊盘电极31从接触孔h1偏移地形成的情况下，通过接触孔h1，区域19b露出。在此情况下，有可能发生耐压特性的变差和可靠性的降低。因此，焊盘电极31的面积考虑接触孔h1的形成位置的精度和焊盘电极31的形成位置的精度设定。其结果，焊盘电极31的面积不得不变大。

在焊盘电极31不具有电极区域31b的结构中，焊盘电极31和区域17从与主面11b正交的方向看，不重叠。该结构中，为了确保焊盘电极31的面积，需要扩大区域19b的面积，要求区域17的面积的缩小。因此，焊盘电极31不具有电极区域31b的结构难以使长波长区域上的分光灵敏度特性提高。

半导体光检测元件1中，焊盘电极31具有电极区域31b。即，焊盘电极31和区域17的至少一部分彼此从与主面11b正交的方向看重叠。因此，即使在确保焊盘电极31的面积的情况下，半导体光检测元件1也使长波长区域上的分光灵敏度特性提高。

半导体光检测元件1中，绝缘膜25覆盖焊盘电极31的周缘。因此，绝缘膜25抑制焊盘电极31的剥落。绝缘膜25抑制凸块电极35的材料成分从焊盘电极31与绝缘膜23的界面侵入。绝缘膜25抑制漏电流和短路的发生。

半导体光检测元件1中，绝缘膜25覆盖绝缘膜23中的与区域17对应的区域。由绝缘膜23和绝缘膜25构成的层叠膜覆盖整个纹理表面ts。通过将绝缘膜23的厚度和绝缘膜25的厚度设定为所期望的值，层叠膜(绝缘膜23、25)能够构成高反射膜。在层叠膜(绝缘膜23、25)构成高反射膜的结构中，长波长区域上的分光灵敏度特性进一步提高。

绝缘膜23是氧化膜，绝缘膜25是氮化膜。因此，层叠膜(绝缘膜23、25)能够简易地构成高反射膜。

在绝缘膜23为硅热氧化膜的情况下，通过形成绝缘膜23的过程的热处理，纹理表面ts的凹凸变得平滑。在纹理表面ts的凹凸平滑的情况下，包含焊盘电极31的金属配线的形成工艺是容易的。

接着，参照图12和图13，说明上述的实施方式的第一变形例所涉及的半导体光检测元件1的结构。图12是表示第一变形例所涉及的背面入射型半导体光检测元件的截面结构的图。图13是表示第一变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图13中，省略绝缘膜23、25的图示。图13中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。第一变形例大致与上述的实施方式类似或相同。但是，关于半导体基板11的结构，第一变形例与上述的实施方式不同。以下，主要说明上述的实施方式和第一变形例的不同点。

半导体基板11具有第一导电类型的半导体区域20。半导体基板11在主面11b侧具备半导体区域20。半导体基板11具有设置于主面11b侧的半导体区域20。半导体区域20为高杂质浓度。半导体区域20的杂质浓度例如为1×10¹⁸cm^-3。半导体区域20的厚度例如为1.5μm。半导体区域20从与主面11b正交的方向看呈格子形状。半导体区域20从与主面11b正交的方向看，位于在第一方向上相邻的半导体区域15之间，并且位于在第二方向上相邻的半导体区域15之间。半导体区域20与半导体区域14连续。半导体区域20作为通道阻止层发挥作用，抑制像素间的耗尽层的扩展。半导体区域20从与主面11b正交的方向看，也可以被分割为多个区域。

半导体光检测元件1具备多个焊盘电极41、多个ubm(under-bumpmetal(凸块下金属))43和多个凸块电极45。

各焊盘电极41配置于半导体区域20。各焊盘电极41从与主面11b正交的方向看，每隔规定间隔地配置。焊盘电极41形成在绝缘膜23上。焊盘电极41通过形成于绝缘膜23的接触孔与半导体区域20连接。焊盘电极41与半导体区域20及绝缘膜23接触。焊盘电极41直接配置在半导体区域20上。焊盘电极41与绝缘膜25接触。绝缘膜25覆盖焊盘电极41的周缘。焊盘电极41由导电性材料构成。焊盘电极41例如由铝构成。在此情况下，焊盘电极41通过溅射法或蒸镀法形成。

ubm43配置于半导体区域20。ubm43形成在半导体区域20上和绝缘膜25上。ubm43通过形成于绝缘膜25的接触孔与焊盘电极41连接。ubm43与焊盘电极41接触。ubm43与绝缘膜25接触。ubm43由与凸块电极45电连接和物理连接优异的材料构成。ubm43例如由层叠体构成，该层叠体是由钛构成的层和由铂构成的层的层叠体。ubm43例如通过层叠蒸镀法形成。

凸块电极45配置于半导体区域20。凸块电极45形成在ubm43上。凸块电极45与ubm43接触。ubm43位于焊盘电极41与凸块电极45之间。凸块电极45间接配置在半导体区域20上。凸块电极45间接配置在焊盘电极41上。凸块电极45通过ubm43和焊盘电极41与半导体区域20电连接。凸块电极45由焊料材料构成。凸块电极45例如由铟构成。凸块电极45例如通过蒸镀法形成。

接着，参照图14说明具备第一变形例所涉及的半导体光检测元件1的电子部件装置ed的结构。图14是表示具备第一变形例所涉及的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

电子部件装置ed具备第一变形例所涉及的半导体光检测元件1和电子部件ec。电子部件ec具备多个焊盘电极71、多个ubm73和多个凸块电极75。多个焊盘电极71、多个ubm73和多个凸块电极75配置在与半导体光检测元件1具备的多个凸块电极35、45对应的位置。半导体光检测元件1通过彼此对应的凸块电极35、45和凸块电极75接合而安装于电子部件ec。

接着，参照图15和图16，说明上述的实施方式的第二变形例所涉及的半导体光检测元件1的结构。图15是表示第二变形例所涉及的背面入射型半导体光检测元件的截面结构的图。图16是第二变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图16中，省略绝缘膜23、25的图示。图16中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。第二变形例大致与上述的实施方式类似或相同。但是，关于半导体基板11的结构，第二变形例与上述的实施方式不同。以下，主要说明上述的实施方式和第二变形例的不同点。

在半导体基板11，以将各像素彼此隔开的方式形成有沟道tr。沟道tr在主面11b开口。沟道tr从与主面11b正交的方向看，以分割半导体区域20的方式形成。沟道tr从与主面11b正交的方向看，以通过在第一方向上相邻的半导体区域15之间，并且通过在第二方向上相邻的半导体区域15之间的方式，形成为格子状。沟道tr的开口的宽度例如为5μm。沟道tr的深度大于厚度th2。沟道tr的深度例如为50μm。沟道tr例如通过反应离子蚀刻(rie)形成。沟道tr从与主面11b正交的方向看，也可以不连续地形成。在此情况下，例如从与主面11b正交的方向看在第一方向上延伸的多个沟道和从与主面11b正交的方向看在第二方向上延伸的多个沟道形成于半导体基板11。

在沟道tr的内表面(具体而言，侧面和底面)形成有绝缘膜23。绝缘膜23从主面11b上到达沟道tr内。在形成于沟道tr的内表面的绝缘膜23形成有绝缘膜25。绝缘膜25从位于主面11b上的绝缘膜23上到达沟道tr内。在沟道tr内也可以配置有埋入层。埋入层例如由金属构成。在此情况下，埋入层(金属层)例如通过cvd或电解镀形成。

沟道tr抑制在纹理表面ts反射或扩散的光进入相邻的像素。因此，第二变形例所涉及的半导体光检测元件1进一步抑制串扰的发生。沟道tr也抑制载流子在相邻的像素间迁移。

第二变形例所涉及的半导体光检测元件1也可以如图11所示安装于电子部件ec。在此情况下，电子部件装置ed具备第二变形例所涉及的半导体光检测元件1和电子部件ec。

接着，参照图17和图18说明上述的实施方式的第三变形例所涉及的半导体光检测元件1的结构。图17是表示第三变形例所涉及的背面入射型半导体光检测元件的截面结构的图。图18是表示第三变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图18中，省略绝缘膜23、25的图示。图18中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。第三变形例大致与上述的实施方式类似或相同。但是，关于焊盘电极31的结构，第三变形例与上述的实施方式不同。以下，主要说明上述的实施方式和第三变形例的不同点。

焊盘电极31从与半导体基板11正交的方向看，以覆盖整个半导体区域15的方式配置。电极区域31b间接配置在绝缘膜23中的与区域17对应的整个区域上。电极区域31b从与半导体基板11正交的方向看，和与区域19(区域19a、19b)连续的整个边缘区域tsa重叠。焊盘电极31从与半导体基板11正交的方向看，与区域17和区域19的整个边界重叠。焊盘电极31间接配置在整个半导体区域15上。

在焊盘电极31由al构成的情况下，焊盘电极31有可能吸收到达焊盘电极31的光(例如近红外光)。焊盘电极31中的光的吸收使长波长区域上的分光灵敏度特性降低。

半导体光检测元件1中，配置于纹理表面ts的绝缘膜23、25使到达绝缘膜23、25的光反射或扩散。因此，透过绝缘膜23、25的光减少。其结果，半导体光检测元件1抑制长波长区域上的分光灵敏度特性的降低。

接着，参照图19和图20说明上述的实施方式的第四变形例和第五变形例所涉及的半导体光检测元件1的结构。图19是表示第四变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图20是表示第五变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图19和图20中，省略绝缘膜23、25的图示。图19和图20中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。第四变形例和第五变形例大致与上述的实施方式类似或相同。但是，关于半导体区域15的结构，第四变形例与上述的实施方式不同，关于半导体区域15和焊盘电极31的结构，第五变形例与上述的实施方式不同。以下，主要说明上述的实施方式与第四变形例和第五变形例的不同点。

区域19b如图19所示，从与半导体基板11正交的方向看，位于半导体区域15的中央。区域19b与区域19a分开。区域17(纹理表面ts)从与半导体基板11正交的方向看，位于区域19a与区域19b之间。电极区域31b从与半导体基板11正交的方向看，和与区域19b连续的整个边缘区域tsa重叠。焊盘电极31从与半导体基板11正交的方向看，和区域17与区域19b的整个边界重叠。

如图20所示，区域19b与第四变形例同样地，从与半导体基板11正交的方向看，位于半导体区域15的中央。焊盘电极31与第三变形例同样地，从与半导体基板11正交的方向看，以覆盖整个半导体区域15的方式配置。电极区域31b从与半导体基板11正交的方向看，和与区域19a连续的整个边缘区域tsa以及与区域19b连续的整个边缘区域tsa重叠。焊盘电极31从与半导体基板11正交的方向看，和区域17与区域19a的整个边界以及区域17与区域19b的整个边界重叠。

在区域19b位于半导体区域15的中央的结构中，与区域19b位于半导体区域15的一个角的结构相比，载流子的移动距离短，从光入射到输出信号的时间短。因此，第四变形例和第五变形例的各半导体光检测元件1使响应速度提高。

接着，参照图21说明上述的实施方式的第六变形例所涉及的半导体光检测元件1的结构。图21是表示第六变形例所涉及的背面入射型半导体光检测元件的结构的俯视图。图21中，省略绝缘膜23、25的图示。图21中，为了容易地理解作为纹理表面ts的区域，对作为纹理表面ts的区域标注阴影线。第六变形例大致与上述的实施方式类似或相同。但是，关于半导体区域15和焊盘电极31的结构，第六变形例与上述的实施方式不同。以下，主要说明上述的实施方式和第六变形例的不同点。

区域17和区域19b从与半导体基板11正交的方向看，在第一方向上相邻。区域17和区域19a、19b从与半导体基板11正交的方向看，呈矩形状。区域19b位于区域19a的外侧。构成区域19a的边缘的一边和构成区域19b的边缘的一边相接。从与半导体基板11正交的方向看，区域19b的面积小于区域19a的面积。焊盘电极31不位于区域17(纹理表面ts)上。即，焊盘电极31不具有电极区域31b。从与半导体基板11正交的方向看，焊盘电极31与纹理表面ts不重叠。第六变形例中，半导体基板11具有半导体区域20，但半导体基板11也可以不具有半导体区域20。区域17和区域19b从与半导体基板11正交的方向看，也可以在第二方向上相邻。

接着，参照图22和图23说明上述的实施方式的第七变形例所涉及的半导体光检测元件1的结构。图22是表示第七变形例所涉及的背面入射型半导体光检测元件的截面结构的图。图23是表示一个像素的截面结构的图。图23中，省略表示截面的阴影线。第七变形例大致与上述的实施方式类似或相同。但是，关于半导体区域15的结构，第七变形例与上述的实施方式不同。以下，主要说明上述的实施方式与第七变形例的不同点。

半导体区域15的区域17沿着纹理表面ts形成。区域17与半导体区域13的边界面呈与纹理表面ts的凹凸形状对应的凹凸形状。区域17与半导体区域13的边界面例如呈比纹理表面ts的凹凸形状平缓的凹凸形状。半导体区域15的区域19沿着主面11b形成。半导体基板11的厚度方向上的区域19的厚度th2和半导体基板11的厚度方向上的区域17的厚度th3同等。区域17如上所述，沿着纹理表面ts形成。因此，厚度th3难以对应于纹理表面ts的凹凸而变化。第七变形例中，厚度th3例如为大致一定。纹理表面ts的凹陷的最深位置处的区域17的厚度th1与厚度th2及厚度th3同等。厚度th1、厚度th2和厚度th3例如为0.5μm。

半导体基板11也可以与第一变形例同样地，具有半导体区域20。在半导体基板11，也可以与第二变形例同样地，形成有沟道tr。焊盘电极31也可以与第三变形例同样地以覆盖整个半导体区域15的方式配置。区域19b也可以与第四变形例和第五变形例同样地，从与半导体基板11正交的方向看，位于半导体区域15的中央。区域17和区域19b也可以与第六变形例同样地，从与半导体基板11正交的方向看，在第一方向或第二方向上相邻。

接着，参照图24和图25说明第七变形例所涉及的半导体光检测元件1的制造过程的一个例子。图24和图25是表示第七变形例所涉及的背面入射型半导体光检测元件的制造过程的一个例子的示意图。图24和图25中，省略表示截面的阴影线。以下，主要说明上述的实施方式中的制造过程和第七变形例的制造过程的不同点。

准备氧化膜51形成于主面11a且氧化膜53形成于主面11b的半导体基板11(参照图9的(a))。即，准备具有半导体区域13的半导体基板11。半导体基板11在主面11b侧具有形成多个半导体区域15的多个预定区域pr。图24和图25中，仅图示一个预定区域pr。

如图24的(a)所示，在半导体基板11形成多个半导体区域151和半导体区域16。各半导体区域151形成于多个预定区域pr中的对应的预定区域pr。半导体区域151通过与上述的实施方式中的半导体区域15的形成过程相同的过程形成。半导体区域151由从主面11b以高浓度扩散的p型杂质形成。半导体区域16通过与上述的实施方式中的半导体区域16的形成过程相同的过程形成。

如图24的(b)所示，接触孔h1、氮化硅膜57和开口59分别通过与上述的实施方式中的各形成过程相同的过程形成。

如图24的(c)所示，纹理表面ts通过与上述的实施方式中的各形成过程相同的过程形成于半导体区域151的从开口59露出的区域。即，多个纹理区域形成于主面11b中的包含于上述多个预定区域pr的面。纹理区域是表面为纹理表面ts的区域。通过纹理表面ts的形成，去除半导体区域151的从开口59露出的区域。半导体区域151的从开口59露出的区域不需要一定完全被去除，也可以残留从开口59露出的区域的一部分。图24的(c)以后的图中，标注交叉阴影线的区域为形成有纹理表面ts的区域。

如图25的(a)所示，在半导体基板11形成多个半导体区域152。半导体区域152沿着纹理表面ts形成。即，半导体区域152沿着纹理区域的表面形状形成。各半导体区域152形成于多个预定区域pr中的对应的预定区域pr。半导体区域152通过与上述的实施方式中的半导体区域15的形成过程相同的过程形成。半导体区域152由从主面11b以高浓度扩散的p型杂质形成。p型杂质也在与半导体基板11的厚度方向正交的方向上扩散。因此，半导体区域152与半导体区域151连续地形成。半导体区域152和半导体区域151一体化而构成半导体区域15。半导体区域152构成区域17。半导体区域151构成区域19。即，通过该过程，多个半导体区域15形成于半导体基板11。通过用于形成半导体区域152的高温热处理，氧化膜61形成在纹理表面ts上(参照图25的(b))。氧化膜53、61构成绝缘膜23。

如图25的(b)所示，氮化硅膜57从氧化膜51和绝缘膜23(氧化膜53、61)上被去除。通过氮化硅膜57的去除，半导体区域15(半导体区域151)通过接触孔h1露出。其后，如图25的(c)所示，焊盘电极31、绝缘膜25、ubm33和凸块电极35分别通过与上述的实施方式中的各形成过程相同的过程形成。经过这些过程，获得第七变形例所涉及的半导体光检测元件1。氧化膜51构成绝缘膜21。

半导体区域152的杂质浓度例如如图26所示，相对于距表面的深度而变化。即，半导体区域152的杂质浓度例如相对于半导体基板11的厚度方向上的距纹理表面ts的距离而变化。图26是表示杂质浓度的分布的线图。图26中，为了方便图示，将纹理表面ts以及半导体区域152与半导体区域13的界面图示为平坦。但是，实际上，纹理表面ts以及半导体区域152与半导体区域13的界面如上所述呈细微的凹凸。

半导体区域152的杂质浓度也直至规定深度位置为止高的状态持续，随着从规定深度位置朝向主面11a而逐渐降低。半导体区域152按照杂质浓度的分布具有区域r1和区域r2。即，第七变形例中，区域17具有区域r1和区域r2。半导体区域152(区域17)中，区域r2占有的比例大于区域r1占有的比例。第七变形例中，纹理表面ts的凹陷的最深位置从半导体区域15的杂质浓度开始降低的区域离开区域r1的厚度的量。第七变形例中，上述规定深度例如为约0.45μm。

第七变形例的制造过程中，在纹理区域形成于主面11b后，多个半导体区域15(多个半导体区域152)形成于多个预定区域pr。形成多个半导体区域15后形成纹理区域(纹理表面ts)的过程中，为了可靠地防止纹理区域到达pn结，不得不使各半导体区域15的厚度增大。因此，形成纹理区域后形成多个半导体区域15的过程中，与形成多个半导体区域15后形成纹理区域的过程相比，各半导体区域15的厚度能够减小。其结果，第七变形例所涉及的半导体光检测元件1能够使长波长区域上的分光灵敏度特性进一步提高。

第七变形例的制造过程中，半导体区域152(区域17)沿着纹理区域的表面形状形成。在此情况下，半导体区域152(区域17)的厚度能够进一步减小。因此，半导体光检测元件1能够可靠地使长波长区域上的分光灵敏度特性进一步提高。

第七变形例的制造过程中，半导体区域152(区域17)通过向预定区域pr内添加p型杂质而形成。在此情况下，利用现有的方法简易地形成半导体区域152。

以上，对本发明的实施方式和变形例进行了说明，但本发明并不一定限定于上述的实施方式和变形例，在不脱离其要旨的范围内能够进行各种变更。

纹理表面ts也可以不在半导体基板11的厚度方向上位于比区域19的表面更靠近主面11a的位置。即，纹理表面ts也可以不位于比假想平面vp更靠近主面11a的位置。例如，纹理表面ts的顶也可以为与假想平面vp相同的位置。在纹理表面ts位于比假想平面vp更靠近主面11a的情况下，如上所述，半导体光检测元件1抑制暗电流的产生。

边缘区域tsa也可以不与区域19的表面连续。例如，边缘区域tsa也可以与在区域17和区域19形成的台阶差分开。例如，不具有纹理表面ts的区域也可以位于在区域17和区域19形成的台阶差与边缘区域tsa之间。在此情况下，例如从与半导体基板11正交的方向看，整个边缘区域tsa也可以被不具有纹理表面ts的区域包围。区域17例如也可以具有不具有纹理表面ts的区域。

边缘区域tsa也可以与半导体基板的厚度方向大致平行。在边缘区域tsa相对于半导体基板11的厚度方向倾斜的情况下，如上所述，半导体光检测元件1进一步抑制暗电流的产生。

凸块电极35也可以直接配置在焊盘电极31上。在此情况下，半导体光检测元件1不具备ubm33。

本说明书公开以下的附记。

(附记1)

一种背面入射型半导体光检测元件，其中：

具备具有彼此相对的第一主面和第二主面的半导体基板，

上述半导体基板具有：第一导电类型的第一半导体区域；和第二导电类型的多个第二半导体区域，其设置于上述第二主面侧，并且与上述第一半导体区域构成pn结，

上述多个第二半导体区域分别具有：具有纹理表面的第一区域；和第二区域，

上述纹理表面的凹陷的最深位置处的上述第一区域的厚度小于上述半导体基板的厚度方向上的、上述第二区域的表面与上述最深位置的间隔，

上述第一主面为对上述半导体基板的光入射面。

(附记2)

如附记1所述的背面入射型半导体光检测元件，其中：

上述半导体基板的上述厚度方向上的上述第二区域的厚度大于上述半导体基板的上述厚度方向上的上述第一区域的厚度。

(附记3)

如附记2所述的背面入射型半导体光检测元件，其中：

还具备配置于上述第二区域且与上述第二区域接触的电极。

(附记4)

如附记1至3中任一项所述的背面入射型半导体光检测元件，其中：

上述第一区域的上述纹理表面在上述半导体基板的厚度方向上位于比上述第二区域的上述表面更靠近上述第一主面的位置。

(附记5)

如附记4所述的背面入射型半导体光检测元件，其中：

上述第一区域的上述纹理表面的边缘区域与上述第二区域的上述表面连续，并且相对于上述半导体基板的上述厚度方向倾斜。

(附记6)

如附记1至5中任一项所述的背面入射型半导体光检测元件，其中：

上述第二区域不具有纹理表面。

附记1的实施方式中，第二区域也可以具有形成有凹凸的表面。第二区域例如也可以具有纹理表面。第二区域例如也可以具有形成有与纹理表面不同的形态的凹凸的表面。

在第二区域具有形成有凹凸的表面的情况下，第二区域的表面的位置也可以如以下所述规定。

第二区域的表面的位置也可以为所有凹陷中的最深凹陷的最深位置。第二区域的表面的位置也可以为所有凹陷中的最浅凹陷的最深位置。第二区域的表面的位置也可以为所有凹陷中的任意一个凹陷的最深位置。第二区域的表面的位置也可以为所有凹陷的最深位置的平均位置。

第二区域的表面的位置也可以由所有顶中的最高的顶规定。第二区域的表面的位置也可以由所有顶中的最低的顶规定。第二区域的表面的位置也可以由所有顶中的任意一个顶规定。第二区域的表面的位置也可以为所有顶的平均高度位置。

在第二区域具有形成有凹凸的表面的情况下，第二区域的厚度对应于表面的凹凸而变化。在此情况下，第二区域的厚度既可以为第二区域的最大厚度，也可以为第二区域的最小厚度。第二区域的厚度也可以为第二区域的平均厚度。

第一区域中的纹理表面的凹陷的最深位置和第一区域的厚度也可以与上述的实施方式同样地规定。

附记1的实施方式中，第二区域也可以具有形成有凹凸的表面和平坦的表面。在此情况下，第二区域的表面的位置既可以由形成有凹凸的表面规定，也可以由平坦的表面规定。第二区域的表面的位置也可以为形成有凹凸的表面和平坦的表面的平均高度位置。

本说明书也公开以下的附记。

(附记7)

一种背面入射型半导体光检测元件，其中：

具备具有彼此相对的第一主面和第二主面的半导体基板，

上述半导体基板具有：第一导电类型的第一半导体区域；和第二导电类型的多个第二半导体区域，其设置于上述第二主面侧，并且与上述第一半导体区域构成pn结，

上述多个第二半导体区域分别具有纹理表面，

上述纹理表面的凹陷的最深位置处的上述第二半导体区域的厚度小于上述半导体基板的厚度方向上的、上述纹理表面的顶与上述最深位置的距离，

上述第一主面为对上述半导体基板的光入射面。

附记7的实施方式中，最深位置也可以如以下所述规定。

最深位置也可以为所有凹陷中的、最深的凹陷的最深位置。最深位置也可以为所有凹陷中的、最浅的凹陷的最深位置。最深位置也可以为所有凹陷中的任意一个凹陷的最深位置。最深位置也可以为所有凹陷的最深位置的平均位置。

附记7的实施方式中，纹理表面的顶也可以如以下所述规定。

纹理表面的顶也可以为所有顶中的最高的顶。纹理表面的顶也可以为所有顶中的最低的顶。纹理表面的顶也可以为所有顶中的任意一个顶。纹理表面的顶也可以为所有顶的平均位置。

附记7的实施方式中，半导体基板的厚度方向上的纹理表面的顶与最深位置的距离也可以如以下所述规定。

上述距离既可以为凹凸的高低差的最大值，也可以为凹凸的高低差的最小值。上述距离也可以为纹理表面上的任意位置处的凹凸的高低差。上述距离也可以为凹凸的高低差的平均值。

附记7的实施方式中，各第二半导体区域的整个表面也可以为纹理表面。

产业上的可利用性

本发明能够利用于背面入射型半导体光检测元件。

符号的说明

1…背面入射型半导体光检测元件、11…半导体基板、11a、11b…主面、13、15…半导体区域、17…具有纹理表面的区域、19…不具有纹理表面的区域、31…焊盘电极、d1…不具有纹理表面的区域的表面与纹理表面的凹陷的最深位置的间隔、th1…纹理表面的凹陷的最深位置处的厚度、th2…半导体基板的厚度方向上的不具有纹理表面的区域的厚度、th3…半导体基板的厚度方向上的具有纹理表面的区域的厚度、ts…纹理表面、tsa…纹理表面的边缘区域。