背面入射型半导体光检测元件的制作方法

本发明涉及背面入射型半导体光检测元件。

背景技术：

已知设置有具有彼此相对的第一主面和第二主面的半导体基板的背面入射型半导体光检测元件(例如参照专利文献1和2)。专利文献2所记载的背面入射型半导体光检测元件中，半导体基板具有第一导电型的第一半导体区域和第二导电型的多个第二半导体区域。半导体基板在第二主面侧具有多个第二半导体区域。各第二半导体区域与第一半导体区域构成pn结。第一主面是对半导体基板的光入射面。多个第二半导体区域具有纹理表面。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2012/0313204号说明书

专利文献2：日本特开2011-023417号公报

技术实现要素：

发明要解决的技术课题

本发明的一个方式的目的在于，提供在提高长波长区域的分光灵敏度特性的基础上，提高第二半导体区域与凸块电极的电连接的可靠性和稳定性，并且抑制垫电极(padelectrode)的剥离的背面入射型半导体光检测元件。

用于解决课题的技术方案

本发明的一个方式的背面入射型半导体光检测元件具有半导体基板、多个垫电极、多个凸块电极和绝缘膜。半导体基板具有彼此相对的第一主面和第二主面。第一主面是朝向半导体基板的光入射面。多个凸块电极配置于多个垫电极中对应的垫电极，并与对应的垫电极电连接。绝缘膜配置在半导体基板的第二主面。半导体基板具有第一导电型的第一半导体区域和多个第二半导体区域。多个第二半导体区域设置于第二主面侧，并且与第一半导体区域构成pn结。多个第二半导体区域分别包括：具有纹理表面的第一区域；和配置有多个凸块电极中对应的凸块电极的第二区域。绝缘膜具有：覆盖多个第二半导体区域的表面的第一绝缘膜；和覆盖垫电极的周缘的第二绝缘膜。垫电极具有第一电极区域和第二电极区域。第一电极区域配置于第二区域，并且与第二区域接触。第二电极区域与第一电极区域连续，并且配置于第一绝缘膜中与第一区域对应的区域的至少一部分。

上述一个方式的背面入射型半导体光检测元件中，第二半导体区域的第一区域具有纹理表面。长波长区域的光与短波长区域的光相比吸收系数较小。长波长区域例如是近红外的波长区域。由此，从第一主面入射至半导体基板的长波长区域的光在半导体基板内行进，到达纹理表面。到达纹理表面的光在纹理表面反射或扩散，进一步在半导体基板内行进。长波长区域的光在半导体基板内行进的距离较长，因此长波长区域的光被半导体基板吸收。结果，上述一个方式能够提高长波长区域的分光灵敏度特性。

上述一个方式中，垫电极具有第一电极区域和第二电极区域。配置于第二区域的第一电极区域和以在与第一区域之间设置有第一绝缘膜的方式配置于第一区域的第二电极区域连续。即，垫电极以跨第二区域和第一区域的方式配置。该结构中的垫电极的面积与垫电极仅配置于第二区域的结构相比较大。凸块电极配置在面积较大的垫电极。由此，上述一个方式能够提高第二半导体区域(第二区域)与凸块电极的电连接的可靠性和稳定性。

垫电极不具有第二电极区域的结构中，垫电极和第一区域在从与第二主面正交的方向看时不重叠。该结构中，为了确保垫电极的面积，需要扩大第二区域的面积，要求缩小第一区域的面积。由此，垫电极不具有第二电极区域的构成不易提高长波长区域的分光灵敏度特性。

上述一个方式中，垫电极具有第二电极区域。即，垫电极和第一区域的至少一部分在从与第二主面正交的方向看时彼此重叠。由此，在确保垫电极的面积的情况下，上述一个方式也能够提高长波长区域的分光灵敏度特性。

上述一个方式中，第二绝缘膜覆盖垫电极的周缘。由此，上述一个方式能够抑制垫电极的剥离。

上述一个方式中可以是，纹理表面的凹陷的最深位置处的第一区域的厚度小于半导体基板的厚度方向上的第二区域的表面与最深位置的间隔。

本结构与纹理表面的凹陷的最深位置处的第一区域的厚度为半导体基板的厚度方向上的第二区域的表面与最深位置的间隔以上的结构相比，从纹理表面到pn结的距离较小。由此，由入射至半导体基板的光引起的载流子的在第二半导体区域的复合受到抑制。结果，本结构中能够进一步提高长波长区域的分光灵敏度特性。

上述一个方式中可以是，半导体基板的厚度方向上的第二区域的厚度大于半导体基板的厚度方向上的第一区域的厚度。

与第一区域相比，容易对第二区域作用应力。由此，在第二区域中，与第一区域相比，容易产生不由光的入射引起的载流子。第二区域的厚度大于第一区域的厚度的结构与第二区域的厚度为第一区域的厚度以下的结构相比，第二区域中，容易发生不由光的入射引起的载流子的复合。由此，本结构中能够抑制暗电流的发生。

上述一个方式中可以是，第一区域的纹理表面在半导体基板的厚度方向上位于比第二区域的表面靠第一主面的位置。

背面入射型半导体光检测元件安装于电子部件时，凸块电极被压坏的情况下，压坏的凸块电极可能与半导体光检测元件的凸块电极以外的部位发生物理干涉。电子部件包括例如配线基板或asic。凸块电极以外的部位例如包括配线导体或纹理表面。凸块电极与配线导体发生物理干涉时，凸块电极和配线导体可能发生短路。凸块电极与纹理表面发生物理干涉时，担心纹理表面受到物理损伤，长波长区域的分光灵敏度特性受到不良影响。

本结构中，由第一区域的纹理表面和第二区域的表面形成台阶。由此，背面入射型半导体光检测元件安装于电子部件时，压坏的凸块电极不易与半导体光检测元件的凸块电极以外的部位发生干涉。本结构能够抑制凸块电极和配线导体的短路的发生，并且能够抑制长波长区域的分光灵敏度特性受到不良影响。

形成凸块电极时，形成凸块电极的装置可能与第一区域的纹理表面发生物理干涉。形成凸块电极的装置与第一区域的纹理表面发生物理干涉时，担心纹理表面受到物理损伤，长波长区域的分光灵敏度特性受到不良影响。

本结构中，第一区域的纹理表面在半导体基板的厚度方向上位于比第二区域的表面靠第一主面的位置。由此，形成凸块电极的装置不易与第一区域的纹理表面发生物理干涉。本结构中，在形成凸块电极时，能够抑制长波长区域的分光灵敏度特性受到的不良影响。

上述一个方式中可以是，第一区域的纹理表面的边缘区域与第二区域的表面连续，并且相对于半导体基板的厚度方向倾斜。

第一区域的纹理表面在半导体基板的厚度方向上位于比第二区域的表面靠第一主面的位置时，应力更容易作用于第二区域。第一区域的纹理表面的边缘区域相对于半导体基板的厚度方向倾斜的结构与第一区域的纹理表面的边缘区域与半导体基板的厚度方向平行的结构相比，作用于第二区域的应力容易分散。由此，应力作用于第二区域时，也能够抑制对第二区域的应力集中。本结构能够抑制不由光的入射引起的载流子的产生。结果，本结构能够抑制暗电流的产生。

上述一个方式中可以是，第二绝缘膜覆盖第一绝缘膜中的与第一区域对应的区域。此时，第一绝缘膜和第二绝缘膜能够构成为高反射膜。第一绝缘膜和第二绝缘膜构成高反射膜时，能够进一步提高长波长区域的分光灵敏度特性。

上述一个方式中，第一绝缘膜可以是氧化膜，第二绝缘膜可以是氮化膜。此时，第一绝缘膜和第二绝缘膜能够简单地构成高反射膜。

上述一个方式中可以是，第二区域不具有纹理表面。

本结构与第二区域具有纹理表面的结构相比，容易在第二区域形成垫电极。

发明效果

本发明的一个方式提供在提高长波长区域的分光灵敏度特性的基础上，提高第二半导体区域与凸块电极的电连接的可靠性和稳定性，并且抑制垫电极的剥离的背面入射型半导体光检测元件。

附图说明

图1是一实施方式的背面入射型半导体光检测元件的平面图。

图2是表示本实施方式的背面入射型半导体光检测元件的截面结构的图。

图3是表示本实施方式的背面入射型半导体光检测元件的结构的平面图。

图4是观察纹理表面而得的sem图像。

图5是观察纹理表面而得的sem图像。

图6是表示一个像素的截面结构的图。

图7是表示杂质浓度的分布的线图。

图8是表示本实施方式的背面入射型半导体光检测元件的制造过程的一例的示意图。

图9是表示本实施方式的背面入射型半导体光检测元件的制造过程的一例的示意图。

图10是表示本实施方式的背面入射型半导体光检测元件的制造过程的一例的示意图。

图11是表示具有本实施方式的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

图12是表示本实施方式的第一变形例的背面入射型半导体光检测元件的截面结构的图。

图13是表示第一变形例的背面入射型半导体光检测元件的结构的平面图。

图14是表示具有第一变形例的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

图15是表示本实施方式的第二变形例的背面入射型半导体光检测元件的截面结构的图。

图16是表示第二变形例的背面入射型半导体光检测元件的结构的平面图。

图17是表示本实施方式的第三变形例的背面入射型半导体光检测元件的截面结构的图。

图18是表示第三变形例的背面入射型半导体光检测元件的结构的平面图。

图19是表示本实施方式的第四变形例的背面入射型半导体光检测元件的截面结构的图。

图20是表示本实施方式的第五变形例的背面入射型半导体光检测元件的结构的平面图。

图21是表示参考例的背面入射型半导体光检测元件的结构的平面图。

图22是表示本实施方式的第六变形例的背面入射型半导体光检测元件的截面结构的图。

图23是表示一个像素的截面结构的图。

图24是表示第六变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。

图25是表示第六变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。

图26是表示杂质浓度的分布的线图。

图27是表示本实施方式的第七变形例的背面入射型半导体光检测元件的截面结构的图。

图28是表示一个像素的截面结构的图。

图29是表示第七变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。

图30是表示第七变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。

具体实施方式

以下，参照附图，详细说明本发明的实施方式。另外，在说明中，对相同要素或具有相同功能的要素，使用相同的附图标记，省略重复说明。

参照图1～图6，说明本实施方式的背面入射型半导体光检测元件1的结构。图1是本实施方式的背面入射型半导体光检测元件的平面图。图2是表示本实施方式的背面入射型半导体光检测元件的截面结构的图。图3是表示本实施方式的背面入射型半导体光检测元件的结构的平面图。图4和图5是观察纹理表面而得的sem图像。图6是表示一个像素的截面结构的图。图6中省略了表示截面的阴影线。

如图1和图2所示，半导体光检测元件1具有半导体基板11。半导体基板11是由硅(si)构成的基板。半导体基板11具有彼此相对的主面11a和主面11b。主面11a是对半导体基板11的光入射面。主面11a是背面，主面11b是表面。半导体基板11在俯视时例如为多边形形状。本实施方式中，半导体基板11在俯视时为矩形形状。半导体基板11的厚度例如为150μm。半导体基板11的厚度方向例如是与z轴平行的方向。本实施方式中，半导体基板11的厚度方向与主面11a和主面11b相对的方向一致。半导体基板11的厚度方向与正交于半导体基板11的方向、正交于主面11a的方向和正交于主面11b的方向一致。

半导体基板11具有第一导电型的半导体区域13、第二导电型的多个半导体区域15和第一导电型的半导体区域16。半导体基板11将多个半导体区域15设置于主面11b侧。半导体基板11具有设置于主面11b侧的多个半导体区域15。半导体基板11将半导体区域16设置于主面11a侧。半导体基板11具有设置于主面11a侧的半导体区域16。半导体区域16作为累积层起作用。第一导电型例如是n型。第二导电型例如是p型。半导体基板11由si构成时，p型杂质例如包含第13族元素，n型杂质例如包含第15族元素。p型杂质例如是硼(b)。n型杂质例如是氮(n)、磷(p)或砷(as)。第一导电型可以是p型，第二导电型可以是n型。

半导体区域13为低杂质浓度。半导体区域15和半导体区域16为高杂质浓度。半导体区域15和半导体区域16与半导体区域13相比杂质浓度较高。半导体区域13的杂质浓度例如是5×10¹²cm^-3。半导体区域15的杂质浓度例如是1×10¹⁹cm^-3。半导体区域16的杂质浓度例如是1×10¹⁵cm^-3。半导体区域15的最大厚度例如是5μm。半导体区域16的厚度例如是1μm。

多个半导体区域15在从与半导体基板11正交的方向看时，二维地排列。本实施方式中，多个半导体区域15沿彼此正交的第一方向和第二方向排列。多个半导体区域15以m行n列排列。m和n是2以上的整数。第一方向例如是与x轴平行的方向。第二方向例如是与y轴平行的方向。各半导体区域15在从与半导体基板11正交的方向看时例如为多边形形状。本实施方式中，各半导体区域15形成为矩形形状。各半导体区域15在从与半导体基板11正交的方向看时也可以为圆形形状。本实施方式中，一个半导体区域15构成一个像素。半导体光检测元件1具有二维排列的多个像素。半导体区域13和各半导体区域15构成pn结。pn结形成于半导体区域13与各半导体区域15的边界。各像素中，包含半导体区域15和pn结的区域是光感应区域。矩形形状包括角部被倒角的形状和角部被倒圆的形状。

半导体基板11具有第一导电型的半导体区域14。半导体基板11将半导体区域14设置于主面11b侧。半导体基板11具有设置于主面11b侧的半导体区域14。半导体区域14在从与主面11b正交的方向看时为框形状。半导体区域14在从与主面11b正交的方向看时，以包围排列有多个半导体区域15的区域的方式，沿主面11b的边缘设置。半导体区域14作为沟道阻断层起作用，抑制耗尽层到达半导体基板11的侧面。

各半导体区域15包括具有纹理表面ts的区域17和不具有纹理表面ts的区域19。纹理表面ts如图4和图5所示，是形成有微细的凹凸的表面。区域17是在表面形成有微细的凹凸的区域。在区域17的表面整体形成有微细的凹凸。区域17在表面整体具有纹理表面ts。纹理表面ts例如通过湿蚀刻形成。纹理表面ts也可以通过干蚀刻或激光照射形成。表面为纹理表面ts的区域是纹理区域。图4所示的纹理表面ts通过湿蚀刻形成。图5所示的纹理表面ts通过干蚀刻形成。图3中，为了容易理解作为纹理表面ts的区域，对为纹理表面ts的区域标注阴影线。

纹理表面ts的凹凸不规则地形成。纹理表面ts的凹凸不规则包括凹凸中的顶部的间隔不规则地发生变化以及凹凸的高低差不规则地变化的至少一者。本实施方式中，凹凸中的顶部的间隔不规则地变化，并且凹凸的高低差不规则地变化。纹理表面ts的凹凸中的顶部的间隔例如为0.1～1.0μm。纹理表面ts的凹凸的高低差例如为0.5～1.5μm。纹理表面ts的凹凸也可以规则地形成。

区域17如图3所示，在从与半导体基板11正交的方向看时，位于区域19的内侧。本实施方式中，从与半导体基板11正交的方向看时，区域17遍及区域17的边缘整体地被区域19包围。区域19的表面是平坦的。区域19具有彼此连接的二个区域19a、19b。区域19a沿着半导体区域15的边缘设置。区域19b位于半导体区域15的一个角部。区域19a的表面和区域19b的表面位于同一平面上。区域17在从与半导体基板11正交的方向看时，为矩形的一个角被切成矩形形状的形状。区域17和区域19b如图3所示，在从与半导体基板11正交的方向看时，在与第一方向和第二方向交叉的方向上相邻。

如图6所示，纹理表面ts的凹陷的最深位置处的区域17的厚度th1小于半导体基板11的厚度方向上的区域19(区域19b)的表面与上述最深位置的间隔d1。上述最深位置例如是所有凹陷中最深的凹陷的最深位置。上述最深位置可以是所有凹陷中任意的一个凹陷的最深位置。上述最深位置也可以是全部凹陷的最深位置的平均位置。

半导体区域15的杂质浓度例如如图7所示，相对于从表面起的深度存在变化。即，半导体区域15的杂质浓度例如相对于半导体基板11的厚度方向上的从主面11b起的距离而变化。图7是表示杂质浓度的分布的线图。图7所示的杂质浓度分布是通过以下的过程使杂质热扩散时的分布。在形成半导体区域15后，形成纹理表面ts。其后，杂质由于高温热处理而热扩散。该过程在后文中作为本实施方式的半导体光检测元件1的制造过程来叙述。

半导体区域15的杂质浓度是，在到规定深度位置之前持续为高状态，随着从规定深度位置向主面11a去而逐渐下降。半导体区域15根据杂质浓度的分布，具有位于靠主面11b的位置的区域r1和与区域r1相比位于靠主面11a的位置的区域r2。区域r1和区域r2相连接。区域r1是杂质浓度高的区域。区域r2是杂质浓度从区域r1中的杂质浓度逐渐下降的迁移区域。本实施方式中，上述规定深度例如约为3μm。

本实施方式中，纹理表面ts的凹陷的最深位置位于区域r1与区域r2的边界附近。即，最深位置位于半导体区域15的杂质浓度开始下降的区域附近。区域17中区域r2所占有的比例大于区域r1所占有的比例。区域17也可以仅由区域r2构成。

半导体区域15(区域17、19)的厚度例如由从表面开始到半导体区域15的杂质浓度与半导体区域16的杂质浓度相同的深度位置的距离规定。该距离也是半导体基板11的厚度方向上的距离。此时，厚度th1由从纹理表面ts的凹陷的最深位置开始到半导体区域15的杂质浓度与半导体区域16的杂质浓度相同的深度为止的距离规定。凹陷的最深位置例如是全部凹陷中最深的凹陷的最深位置。此时，厚度th1表示区域17的厚度的最小值。凹陷的最深位置例如也可以是全部凹陷中最浅的凹陷的最深位置。此时，厚度th1表示区域17的厚度的最大值。凹陷的最深位置例如也可以是全部凹陷的最深位置的平均位置。此时，厚度th1表示区域17的厚度的平均值。厚度th1例如是0.1～1.0μm。

半导体区域15(区域17、19)的厚度例如可以由半导体基板11的厚度方向上的、从表面到区域r2结束的位置的距离规定。区域r2结束的位置根据图7可知，是杂质浓度的下降结束的位置。此时，厚度th1由从纹理表面ts的凹陷的最深位置到区域r2结束的位置的距离规定。

间隔d1是纹理表面ts的凹陷的深度。最深位置是最深的凹陷的最深位置时，间隔d1是纹理表面ts的凹陷的深度的最大值。最深位置是最浅的凹陷的最深位置时，间隔d1是纹理表面ts的凹陷的深度的最小值。最深位置是全部凹陷的最深位置的平均位置时，间隔d1是纹理表面ts的凹陷的平均深度。间隔d1例如是1.0～2.5μm。

半导体基板11的厚度方向上的区域19(区域19b)的厚度th2大于半导体基板11的厚度方向上的区域17的厚度th3。厚度th2例如是5μm。本实施方式中，厚度th2也是半导体区域15的最大厚度。

区域17的厚度th3根据纹理表面ts的凹凸而变化。厚度th3例如是纹理表面ts的凹陷的最深位置处的厚度。此时，厚度th3与厚度th1相同。厚度th3例如也可以是纹理表面ts的顶部的位置处的厚度。规定厚度th3的顶部例如是全部顶部中最高的顶部。最高的顶部是在半导体基板11的厚度方向上位于最靠主面11b的位置的顶部。此时，厚度th3表示区域17的厚度的最大值。规定厚度th3的顶部例如也可以是全部顶部中最低的顶部。最低的顶部是半导体基板11的厚度方向上位于最靠主面11a的位置的顶部。厚度th3例如可以是从纹理表面ts的凹凸的平均高度位置到区域r2结束的位置的距离。厚度th3例如是0.1～1.5μm。

纹理表面ts在半导体基板11的厚度方向上位于比区域19(区域19a、19b)的表面靠主面11a的位置。即，纹理表面ts与包含区域19(区域19a、19b)的表面的假设平面vp相比位于靠主面11a的位置。主面11b在区域17凹陷。纹理表面ts与区域19的表面形成有台阶。区域17的纹理表面ts的边缘区域tsa与区域19(区域19a、19b)的表面相连接，并且相对于半导体基板11的厚度方向倾斜。本实施方式中，以边缘区域tsa处的区域17的厚度随着从区域17向区域19去而逐渐变大的方式，边缘区域tsa倾斜。

半导体光检测元件1具有多个绝缘膜21、23、25、多个垫电极31、多个ubm(under-bumpmetal，凸块下金属)33和多个凸块电极35。本实施方式中，半导体光检测元件1在每个半导体区域15设置有一个垫电极31、一个ubm33和一个凸块电极35。半导体光检测元件1具有与半导体区域14电连接的电极(未图示)。与半导体区域14电连接的电极配置在主面11b侧。

绝缘膜21配置在半导体基板11的主面11a。绝缘膜21形成在主面11a上。绝缘膜21例如是氧化膜。本实施方式中，绝缘膜21由氧化硅(sio2)构成。绝缘膜21例如是硅热氧化膜。绝缘膜21也可以由氮化硅(sin)构成。此时，绝缘膜21例如通过等离子体cvd(plasma-enhancedchemicalvapordeposition，等离子体增强化学气相沉积)形成。绝缘膜21作为反射防止膜起作用。绝缘膜21的厚度例如是0.1μm。

绝缘膜23配置在半导体基板11的主面11b。绝缘膜23形成在主面11b上。绝缘膜23例如是氧化膜。本实施方式中，绝缘膜21由氧化硅构成。绝缘膜23例如是硅热氧化膜。绝缘膜23覆盖各半导体区域15的表面。绝缘膜23直接覆盖纹理表面ts全体。绝缘膜23与主面11b(纹理表面ts)接触。绝缘膜23也可以由氮化硅构成。此时，绝缘膜23通过减压cvd(low-pressurechemicalvapordeposition，减压化学气相沉积)形成。绝缘膜23也可以由氧化铝(al2o3)构成。此时，绝缘膜23通过ald(atomiclayerdeposition，原子层沉积)形成。绝缘膜23的厚度例如是0.2μm。

绝缘膜25配置在半导体基板11的主面11b上。绝缘膜25形成在绝缘膜23上。绝缘膜25与绝缘膜23接触。绝缘膜25例如是氮化膜。本实施方式中，绝缘膜25由氮化硅构成。绝缘膜23位于半导体基板11与绝缘膜25之间。绝缘膜25间接地配置在半导体基板11上。绝缘膜25间接地覆盖各半导体区域15的表面。绝缘膜25直接覆盖绝缘膜23中与区域17对应的区域。绝缘膜25间接覆盖纹理表面ts全体。绝缘膜25也可以由氧化硅构成。此时，绝缘膜25例如通过等离子体cvd形成。绝缘膜25作为钝化膜起作用。绝缘膜25的厚度例如为0.1～0.4μm。

垫电极31配置在区域19。本实施方式中，垫电极31配置在区域19b。垫电极31形成在区域19b上和绝缘膜23上。垫电极31通过形成于绝缘膜23的接触孔h1与区域19b连接。垫电极31与区域19和绝缘膜23接触。垫电极31直接配置在区域19b上。垫电极31与绝缘膜25接触。绝缘膜25覆盖垫电极31的周缘。垫电极31由导电性材料构成。垫电极31例如由铝(al)构成。此时，垫电极31通过溅射法或蒸镀法形成。

垫电极31如图3所示，具有二个电极区域31a、31b。本实施方式中，垫电极31由二个电极区域31a、31b构成。电极区域31a配置在区域19。本实施方式中，电极区域31a配置在区域19b。电极区域31a与区域19b接触。电极区域31a直接配置在区域19b上。电极区域31b配置在与绝缘膜23中的与区域17对应的区域的至少一部分。电极区域31b以绝缘膜23位于区域17与电极区域31b之间的方式，配置在区域17。电极区域31b与电极区域31a相连接。垫电极31在从与半导体基板11正交的方向看时，与区域17与区域19b的边界整体重叠。本实施方式中，电极区域31b在从与半导体基板11正交的方向看时，重叠于与区域19b连接的边缘区域tsa。电极区域31b间接地配置在边缘区域tsa上。图3中省略绝缘膜23、25的图示。

ubm33配置于区域19。本实施方式中，ubm33配置于区域19b。ubm33形成在区域19b上和绝缘膜25上。ubm33通过形成于绝缘膜25的接触孔h2与垫电极31连接。ubm33与垫电极31接触。ubm33与绝缘膜25接触。ubm33由与凸块电极35电连接以及物理连接好的材料构成。ubm33例如包括由钛(ti)构成的层和由铂(pt)构成的层的层叠体。ubm33例如通过层叠蒸镀法形成。

凸块电极35配置在区域19。本实施方式中，凸块电极35配置于区域19b。凸块电极35形成在ubm33上。凸块电极35与ubm33接触。ubm33位于垫电极31与凸块电极35之间。凸块电极35间接地配置在区域19上。凸块电极35间接地配置在垫电极31上。凸块电极35通过ubm33和垫电极31与区域19b(半导体区域15)电连接。凸块电极35由焊料构成。凸块电极35例如由铟(in)构成。凸块电极35例如通过蒸镀法形成。

半导体光检测元件1中，半导体区域13由于施加偏置电压而成为完全耗尽化状态。即，从半导体区域15扩展的耗尽层到达半导体区域13。半导体区域13也可以不完全耗尽化。

接着，参照图8～图10，说明半导体光检测元件1的制造过程的一例。图8～图10是表示本实施方式的背面入射型半导体光检测元件的制造过程的一例的示意图。图8～图10中，省略了表示截面的阴影线。

如图8的(a)所示，准备n型的半导体基板11。氧化膜51形成于主面11a，氧化膜53形成于主面11b。氧化膜51、53例如通过将半导体基板11在氧气氛中加热而形成。图8的(a)所示的状态中，半导体基板11由半导体区域13构成，不具有半导体区域15和半导体区域16。

如图8的(b)所示，在半导体基板11形成多个半导体区域15和半导体区域16。通过该过程，准备具有半导体区域13、多个半导体区域15和半导体区域16的半导体基板11。

半导体区域15通过以下方式形成。开口53a通过图案化氧化膜53而形成于氧化膜53。开口53a形成为矩形形状。p型杂质通过氧化膜53的开口53a从主面11b向半导体基板11添加。添加的p型杂质由于高温热处理而在半导体基板11内扩散。半导体区域15由从主面11b以高浓度扩散的p型杂质形成。通过上述高温热处理，氧化膜55形成在半导体区域15上(参照图8的(c))。

半导体区域16通过以下方式形成。n型杂质从主面11a向半导体基板11添加。添加的n型杂质由于上述高温热处理在半导体基板11内扩散。半导体区域16由从主面11a以高浓度扩散的n型杂质形成。

如图8的(c)所示，接触孔h1通过图案化氧化膜55而形成于氧化膜55。形成了接触孔h1后，氮化硅膜57形成在氧化膜51、55上。氮化硅膜57例如通过减压cvd形成。

如图9的(a)所示，形成于氧化膜55的氮化硅膜57和氧化膜55被图案化，开口59形成于与半导体区域15的区域17对应的位置。开口59例如通过干蚀刻形成。

如图9的(b)所示，纹理表面ts形成于半导体区域15的从开口59露出的区域。纹理表面ts例如像上述那样通过湿蚀刻形成。图9的(b)以后的图中，标注了交叉阴影线的区域是形成有纹理表面ts的区域。

如图9的(c)所示，氧化膜61形成于半导体区域15的从开口59露出的区域。氧化膜61形成于纹理表面ts。氧化膜61例如通过将半导体基板11在氧气氛中加热而形成。氧化膜53、61构成绝缘膜23。

如图10的(a)所示，氮化硅膜57从氧化膜51和绝缘膜23(氧化膜53、61)上被除去。通过氮化硅膜57的除去，半导体区域15通过接触孔h1露出。之后，垫电极31形成在半导体区域15的通过接触孔h1露出的区域。垫电极31也以位于绝缘膜23的、接触孔h1周边的区域上的方式形成。氧化膜51构成绝缘膜21。

如图10的(b)所示，绝缘膜25形成于绝缘膜23后，接触孔h2通过绝缘膜25的图案化而形成于绝缘膜25。通过形成接触孔h2，垫电极31的一部分露出。

如图10的(c)所示，ubm33形成于垫电极31的从接触孔h2露出的区域。ubm33也以位于绝缘膜25的、接触孔h2周边的区域上的方式形成。即，ubm33也以间接地配置在区域19上的方式形成。其后，凸块电极35形成于ubm33。经由这些过程，得到半导体光检测元件1。

接着，参照图11，说明具有半导体光检测元件1的电子部件装置ed的结构。图11是表示具有本实施方式的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

电子部件装置ed具有半导体光检测元件1、安装半导体光检测元件1的电子部件ec和树脂层rl。电子部件ec例如包括配线基板或asic(applicationspecificintegratedcircuit，应用型专用集成电路)。

电子部件ec具有多个垫电极71、多个ubm73和多个凸块电极75。多个垫电极71、多个ubm73和多个凸块电极75配置在与半导体光检测元件1所具有的多个凸块电极35对应的位置。半导体光检测元件1通过彼此对应的凸块电极35和凸块电极75的接合，安装于电子部件ec。与半导体区域14电连接的电极也与电子部件ec的凸块电极(未图示)接合。

树脂层rl配置在半导体光检测元件1与电子部件ec之间。树脂层rl作为底部填充层起作用。树脂层rl通过在形成于半导体光检测元件1与电子部件ec之间的空间中填充的树脂材料固化而形成。树脂层rl例如包括环氧类树脂、聚氨酯类树脂、硅酮类树脂或丙烯酸类树脂。

如上所述，半导体光检测元件1中，半导体区域15的区域17具有纹理表面ts。长波长区域的光与短波长区域的光相比吸收系数较小。由此，从主面11a入射到半导体基板11的长波长区域的光进入半导体基板11内，到达纹理表面ts。到达了纹理表面ts的光在纹理表面ts反射或扩散，进一步进入半导体基板11内。长波长区域的光在半导体基板11内行进的距离长，因此长波长区域的光被半导体基板11吸收。结果，半导体光检测元件1能够提高长波长区域的分光灵敏度特性。

通过光被半导体基板11吸收而产生的载流子可能在半导体区域15复合。在半导体区域15复合的载流子对检测灵敏度没有帮助，因此可能会导致分光灵敏度特性下降。半导体区域15的厚度大的结构与半导体区域15的厚度小的结构相比，半导体区域15中的载流子的复合更容易发生。即，从半导体区域15的表面到pn结的距离大的结构与从半导体区域15的表面到pn结的距离小的结构相比，半导体区域15中的载流子的复合更容易发生。

半导体光检测元件1中，厚度th1小于间隔d1。半导体光检测元件1与厚度th1为间隔d1以上的结构相比，从纹理表面ts到pn结的距离较小。由此，由入射至半导体基板11的光产生的载流子在半导体区域15中的复合得到抑制。结果，半导体光检测元件1能够进一步提高长波长区域的分光灵敏度特性。

在上述制造过程中，在纹理区域(纹理表面ts)形成于主面11b形成之前，多个半导体区域15形成于多个预定区域。在形成了多个半导体区域15后，在形成纹理区域的过程中，必须可靠地防止纹理区域到达pn结。为了可靠地防止纹理区域到达pn结，考虑使各半导体区域15的厚度较大。但是，各半导体区域15的厚度大的结构中，如上所述，分光灵敏度特性的提高可能会受到抑制。

半导体光检测元件1的制造过程虽然在形成了多个半导体区域15后，包含形成纹理区域的过程，但半导体光检测元件1中，厚度th1比间隔d1小。由此，半导体光检测元件1不易抑制分光灵敏度特性的提高。

对半导体基板11作用应力时，可能产生不是由光的入射引起的载流子。不由光的入射引起的载流子使得产生暗电流。与区域17相比，对于区域19容易作用应力，容易产生不由光的入射引起的载流子。

半导体光检测元件1中，厚度th2比厚度th3大。由此，半导体光检测元件1与厚度th2为厚度th3以下的结构相比，区域19中，容易产生不由光的入射引起的载流子的复合。结果，半导体光检测元件1能够抑制暗电流的发生。

半导体光检测元件1中，垫电极31与区域19(区域19b)接触。垫电极31和半导体基板11接触时，构成垫电极31的材料(al)和构成半导体基板11的材料(si)合金化，可能在半导体基板11产生合金尖(alloyspike)。合金尖到达pn结时，合金尖导致漏电流增大。

半导体光检测元件1中，厚度th2比厚度th3大。由此，半导体光检测元件1与厚度th2为厚度th3以下的结构相比，合金尖不易到达pn结。半导体光检测元件1能够抑制漏电流的增大。

半导体光检测元件1中，纹理表面ts在半导体基板11的厚度方向上位于比区域19的表面靠主面11a的位置。即，纹理表面ts位于比假设平面vp靠主面11a的位置。此时，不易对区域17作用应力。由此，区域17中不由光的入射引起的载流子的发生受到抑制。结果，半导体光检测元件1能够抑制暗电流的产生。

半导体光检测元件1中，如上述制造过程所述，在半导体区域15形成纹理表面ts时，从纹理表面ts到pn结的距离进一步变小。由此，半导体光检测元件1能够进一步提高长波长区域的分光灵敏度特性。

半导体光检测元件1经由凸块电极35安装于电子部件ec。由此，半导体光检测元件1安装于电子部件ec时，对区域19(区域19b)作用应力。纹理表面ts位于比假设平面vp靠主面11a的位置，因此半导体光检测元件1安装于电子部件ec时，也不易对区域17作用应力。由此，区域17中不由光的入射引起的载流子的发生受到抑制。半导体光检测元件1能够进一步抑制暗电流的产生。

半导体光检测元件1安装于电子部件ec时，在凸块电极35(或凸块电极75)被压坏时，压坏了的凸块电极35(或凸块电极75)与半导体光检测元件1的凸块电极35以外的部位可能发生物理干涉。凸块电极35以外的部位例如包含配线导体或纹理表面ts。凸块电极35(或凸块电极75)与配线导体发生物理干涉时，凸块电极35(或凸块电极75)与配线导体可能短路。凸块电极35(或凸块电极75)与纹理表面ts物理干涉时，担心纹理表面ts受到物理损伤，而导致长波长区域的分光灵敏度特性受到不良影响。

半导体光检测元件1中，纹理表面ts位于比假设平面vp靠主面11a的位置。纹理表面ts与区域19的表面形成台阶。由此，半导体光检测元件1安装于电子部件ec时，被压坏的凸块电极35(或凸块电极75)不易与半导体光检测元件1的凸块电极35以外的部位发生干涉。半导体光检测元件1能够抑制凸块电极35(或凸块电极75)与配线导体的短路的发生，并且抑制长波长区域中的分光灵敏度特性受到不良影响。

形成凸块电极35时，形成凸块电极35的装置可能与纹理表面ts发生物理干涉。形成凸块电极35的装置与纹理表面ts发生物理干涉时，担心纹理表面ts受到物理损伤，而长波长区域的分光灵敏度特性受到不良影响。

半导体光检测元件1中，纹理表面ts位于比假设平面vp靠主面11a的位置。由此，形成凸块电极35的装置不易与纹理表面ts发生物理干涉。半导体光检测元件1能够在形成凸块电极35时，抑制长波长区域的分光灵敏度特性受到不良影响。

半导体光检测元件1中，纹理表面ts的边缘区域tsa与区域19(区域19a、19b)的表面相连接，并且相对于半导体基板11的厚度方向倾斜。纹理表面ts位于比假设平面vp靠主面11a的位置时，应力更容易作用于区域19。

半导体光检测元件1与边缘区域tsa与半导体基板的厚度方向平行的结构相比，作用于区域19的应力容易分散。由此，即使应力作用于区域19，也能够抑制应力对区域19集中。半导体光检测元件1能够抑制不由光的入射引起的载流子的发生。结果，半导体光检测元件1能够进一步抑制暗电流的发生。

半导体光检测元件1中，区域19(区域19a、19b)不具有纹理表面ts。半导体光检测元件1与区域19具有纹理表面ts的结构相比，容易对区域19(区域19b)形成垫电极31。

到达纹理表面ts的表面的光如上所述在纹理表面ts反射或散射。在纹理表面ts反射或散射的光与在平坦表面反射的光相比，向与半导体基板11的厚度方向交叉的各个方向行进。由此，担心在纹理表面ts反射或扩散的光进入邻接的像素，在像素间产生串扰。串扰是噪声的主要原因。

半导体光检测元件1中，纹理表面ts设置在每个半导体区域15。纹理表面ts不设置在主面11b的半导体区域15以外的区域。纹理表面ts设置于每个半导体区域15的结构，与纹理表面ts设置于主面11b整体的结构相比，能够限制串扰的发生。由此，半导体光检测元件1能够抑制串扰的发生。

半导体光检测元件1中，垫电极31具有电极区域31a和电极区域31b。电极区域31a配置于区域19(区域19b)。电极区域31b以在其与区域17之间设置有绝缘膜23的方式配置于区域17。电极区域31a和电极区域31b相连接。即，垫电极31以跨区域19b和区域17的方式配置。该结构中，垫电极31的面积与垫电极31仅配置于区域19b的结构相比较大。ubm33和凸块电极35配置于面积较大的垫电极31。由此，半导体光检测元件1能够提高半导体区域15(区域19)与凸块电极35的电连接的可靠性和稳定性。

纹理表面ts(区域17)的面积较大的结构与纹理表面ts(区域17)的面积较小的结构相比，能够提高长波长区域的分光灵敏度特性。由此，为了提高长波长区域的分光灵敏度特性，要求区域17的面积尽可能地大，而区域19(区域19b)的面积尽可能地小。

垫电极31通过接触孔h1与区域19b接触。为了容易地形成接触孔h1，接触孔h1形成于绝缘膜23的位于区域19b上的区域。区域19b的表面平坦，因此接触孔h1能够容易地形成于绝缘膜23。垫电极31从接触孔h1错开形成时，通过接触孔h1，区域19b露出。此时，担心发生耐压特性的劣化和可靠性的下降。由此，垫电极31的面积考虑接触孔h1的形成位置的精度和垫电极31的形成位置的精度而设定。结果，垫电极31的面积不得不较大。

在垫电极31不具有电极区域31b的结构中，垫电极31和区域17在从与主面11b正交的方向看时不重叠。该结构中，为了确保垫电极31的面积，需要扩大区域19b的面积，而要求缩小区域17的面积。由此，垫电极31不具有电极区域31b的结构难以提高长波长区域的分光灵敏度特性。

半导体光检测元件1中，垫电极31具有电极区域31b。即，垫电极31和区域17的至少一部分在从与主面11b正交的方向看时彼此重叠。由此，在确保垫电极31的面积的情况下，半导体光检测元件1也能够提高长波长区域的分光灵敏度特性。

半导体光检测元件1中，绝缘膜25覆盖垫电极31的周缘。由此，绝缘膜25抑制垫电极31的剥离。绝缘膜25抑制凸块电极35的材料成分从垫电极31与绝缘膜23的分界面侵入。绝缘膜25抑制漏电流和短路的发生。

半导体光检测元件1中，绝缘膜25覆盖绝缘膜23中的与区域17对应的区域。由绝缘膜23和绝缘膜25构成的层叠膜覆盖纹理表面ts全体。通过将绝缘膜23的厚度和绝缘膜25的厚度设定为期望的值，层叠膜(绝缘膜23、25)能够构成高反射膜。层叠膜(绝缘膜23、25)构成高反射膜的结构中，能够进一步提高长波长区域的分光灵敏度特性。

绝缘膜23是氧化膜，绝缘膜25是氮化膜。由此，层叠膜(绝缘膜23、25)能够简单构成高反射膜。

绝缘膜23是硅热氧化膜时，通过形成绝缘膜23的过程的热处理，纹理表面ts的凹凸变得顺滑。纹理表面ts的凹凸顺滑时，包含垫电极31的金属配线的形成处理变得容易。

接着，参照图12和图13，说明上述实施方式的第一变形例的半导体光检测元件1的结构。图12是表示第一变形例的背面入射型半导体光检测元件的截面结构的图。图13是表示第一变形例的背面入射型半导体光检测元件的结构的平面图。图13中省略了绝缘膜23、25的图示。图13中，为了容易理解为纹理表面ts的区域，对为纹理表面ts的区域标注阴影线。第一变形例大致与上述实施方式类似或相同。但是，第一变形例中半导体基板11的结构与上述实施方式不同。以下，主要说明上述实施方式与第一变形例的不同点。

半导体基板11具有第一导电型的半导体区域20。半导体基板11将半导体区域20设置于主面11b侧。半导体基板11具有设置于主面11b侧的半导体区域20。半导体区域20为高杂质浓度。半导体区域20的杂质浓度例如是1×10¹⁸cm^-3。半导体区域20的厚度例如是1.5μm。半导体区域20在从与主面11b正交的方向看时为格子形状。半导体区域20在从与主面11b正交的方向看时，位于在第一方向上相邻的半导体区域15之间，并且位于在第二方向上相邻的半导体区域15之间。半导体区域20与半导体区域14连续。半导体区域20作为沟道阻断层起作用，能够抑制在像素间的耗尽层的扩展。半导体区域20也可以在从与主面11b正交的方向看时被分割为多个区域。

半导体光检测元件1具有多个垫电极41、多个ubm(under-bumpmetal)43和多个凸块电极45。

各垫电极41配置于半导体区域20。各垫电极41在从与主面11b正交的方向看时，每隔规定间隔地配置。垫电极41形成在绝缘膜23上。垫电极41通过形成于绝缘膜23的接触孔与半导体区域20连接。垫电极41与半导体区域20和绝缘膜23接触。垫电极41直接设置于半导体区域20上。垫电极41与绝缘膜25接触。绝缘膜25覆盖垫电极41的周缘。垫电极41由导电性材料构成。垫电极41例如由铝构成。此时，垫电极41通过溅射法或蒸镀法形成。

ubm43配置于半导体区域20。ubm43形成在半导体区域20上和绝缘膜25上。ubm43通过形成于绝缘膜25的接触孔与垫电极41相连接。ubm43与垫电极41接触。ubm43与绝缘膜25接触。ubm43由与凸块电极45电连接和物理连接好的材料构成。ubm43包括例如由钛构成的层和由铂构成的层的层叠体。ubm43例如通过层叠蒸镀法形成。

凸块电极45配置于半导体区域20。凸块电极45形成在ubm43上。凸块电极45与ubm43接触。ubm43位于垫电极41与凸块电极45之间。凸块电极45间接地配置在半导体区域20上。凸块电极45间接地配置在垫电极41上。凸块电极45通过ubm43和垫电极41与半导体区域20电连接。凸块电极45由焊料构成。凸块电极45例如由铟构成。凸块电极45例如通过蒸镀法形成。

接着，参照图14，说明具有第一变形例的半导体光检测元件1的电子部件装置ed的结构。图14是表示具有第一变形例的背面入射型半导体光检测元件的电子部件装置的截面结构的图。

电子部件装置ed具有第一变形例的半导体光检测元件1和电子部件ec。电子部件ec具有多个垫电极71、多个ubm73和多个凸块电极75。多个垫电极71、多个ubm73和多个凸块电极75配置在与半导体光检测元件1所具有的多个凸块电极35、45对应的位置。半导体光检测元件1通过彼此对应的凸块电极35、45和凸块电极75的接合，安装于电子部件ec。

接着，参照图15和图16，说明上述实施方式的第二变形例的半导体光检测元件1的结构。图15是表示第二变形例的背面入射型半导体光检测元件的截面结构的图。图16是表示第二变形例的背面入射型半导体光检测元件的结构的平面图。图16中省略了绝缘膜23、25的图示。图16中，为了容易理解为纹理表面ts的区域，对为纹理表面ts的区域标注了阴影线。第二变形例大致与上述实施方式类似或相同。但是，第二变形例中半导体基板11的结构与上述实施方式不同。以下，主要说明上述实施方式与第二变形例的不同点。

在半导体基板11，以将各像素彼此隔开的方式，形成有沟道tr。沟道tr在主面11b开口。沟道tr以在从与主面11b正交的方向看时，分断半导体区域20的方式形成。沟道tr以在从与主面11b正交的方向看时，通过在第一方向上相邻的半导体区域15之间并且通过在第二方向上相邻的半导体区域15之间的方式，形成为格子状。沟道tr的开口的宽度例如为5μm。沟道tr的深度比厚度th2大。沟道tr的深度例如为50μm。沟道tr例如通过反应性离子蚀刻(rie)形成。沟道tr也可以形成为在从与主面11b正交的方向看时不连接。此时，例如，从与主面11b正交的方向看时在第一方向延伸的多个沟道和从与主面11b正交的方向看时在第二方向延伸的多个沟道形成于半导体基板11。

在沟道tr的内表面(具体来说是侧面和底面)形成有绝缘膜23。绝缘膜23从主面11b上到达沟道tr内。在形成于沟道tr的内表面的绝缘膜23，形成有绝缘膜25。绝缘膜25从位于主面11b上的绝缘膜23上到达沟道tr内。在沟道tr内也可以配置有埋入层。埋入层例如由金属构成。此时，埋入层(金属层)例如通过cvd或电解镀形成。

沟道tr抑制在纹理表面ts反射或扩散的光进入邻接的像素。由此，第二变形例的半导体光检测元件1能够进一步抑制串扰的发生。沟道tr也能够抑制载流子在邻接的像素间移动。

第二变形例的半导体光检测元件1如图11所示，也可以安装于电子部件ec。此时，电子部件装置ed具有第二变形例的半导体光检测元件1和电子部件ec。

接着，参照图17和图18，说明上述实施方式的第三变形例的半导体光检测元件1的结构。图17是表示第三变形例的背面入射型半导体光检测元件的截面结构的图。图18是表示第三变形例的背面入射型半导体光检测元件的结构的平面图。图18中，省略了绝缘膜23、25的图示。图18中，为了容易地理解为纹理表面ts的区域，对为纹理表面ts的区域标注了阴影线。第三变形例大致与上述实施方式类似或相同。但是，第三变形例中垫电极31的结构与上述实施方式不同。以下主要说明上述实施方式与第三变形例的不同点。

垫电极31以在从与半导体基板11正交的方向看时覆盖半导体区域15全体的方式配置。电极区域31b间接地配置在绝缘膜23中的与区域17对应的区域全体上。电极区域31b在从与半导体基板11正交的方向看时与连接于区域19(区域19a、19b)的边缘区域tsa全体重叠。垫电极31在从与半导体基板11正交的方向看时重叠于区域17与区域19的边界全体。垫电极31间接地配置在半导体区域15全体上。

垫电极31由al构成时，垫电极31可能吸收到达垫电极31的光(例如，近红外光)。垫电极31处的光的吸收会使长波长区域的分光灵敏度特性下降。

半导体光检测元件1中，配置于纹理表面ts的绝缘膜23、25使到达绝缘膜23、25的光反射或扩散。由此，透过绝缘膜23、25的光减少。结果，半导体光检测元件1能够抑制长波长区域的分光灵敏度特性的下降。

接着，参照图19和图20，说明上述实施方式的第四和第五变形例的半导体光检测元件1的结构。图19是表示第四变形例的背面入射型半导体光检测元件的结构的平面图。图20是表示第五变形例的背面入射型半导体光检测元件的结构的平面图。图19和图20中省略了绝缘膜23、25的图示。图19和图20是，为了容易理解为纹理表面ts的区域，对为纹理表面ts的区域标注阴影线。第四和第五变形例大致与上述实施方式类似或相同。但是，第四变形例中半导体区域15的结构与上述实施方式不同，第五变形例中半导体区域15和垫电极31的结构与上述实施方式不同。以下，主要说明上述实施方式与第四和第五变形例的不同点。

区域19b如图19所示，在从与半导体基板11正交的方向看时，位于半导体区域15的中央。区域19b与区域19a隔开。区域17(纹理表面ts)在从与半导体基板11正交的方向看时位于区域19a与区域19b之间。电极区域31b在从与半导体基板11正交的方向看时与连接于区域19b的边缘区域tsa全体重叠。垫电极31在从与半导体基板11正交的方向看时重叠于区域17与区域19b的边界全体。

如图20所示，区域19b与第四变形例同样，在从与半导体基板11正交的方向看时位于半导体区域15的中央。垫电极31与第三变形例同样，在从与半导体基板11正交的方向看时以覆盖半导体区域15全体的方式配置。电极区域31b在从与半导体基板11正交的方向看时重叠于与区域19a连续的边缘区域tsa全体以及与区域19b连续的边缘区域tsa全体。垫电极31在从与半导体基板11正交的方向看时，重叠于区域17与区域19a的边界全体以及区域17与区域19b的边界全体。

区域19b位于半导体区域15的中央的结构与区域19b位于半导体区域15的一个角部的结构相比，载流子的移动距离较短，从入射光到输出信号的时间较短。由此，第四和第五变形例的各半导体光检测元件1能够提高响应速度。

接着，放下上述实施方式和变形例，参照图21说明参考例的半导体光检测元件的结构。图21是表示参考例的背面入射型半导体光检测元件的结构的平面图。图21中省略了绝缘膜23、25的图示。图21中，为了容易理解为纹理表面ts的区域，对为纹理表面ts的区域标注阴影线。本参考例大致与上述实施方式类似或相同。但是，本参考例中半导体区域15和垫电极31的结构与上述实施方式不同。以下，主要说明上述实施方式与本参考例的不同点。

区域17和区域19b在从与半导体基板11正交的方向看时在第一方向上相邻。区域17和区域19a、19b在从与半导体基板11正交的方向看时为矩形形状。区域19b位于区域19a的外侧。构成区域19a的边缘的一边和构成区域19b的边缘的一边相接。从与半导体基板11正交的方向看时，区域19b的面积小于区域19a的面积。本参考例中，垫电极31不位于区域17(纹理表面ts)上。即，垫电极31不具有电极区域31b。从与半导体基板11正交的方向看时，垫电极31不与纹理表面ts重叠。本参考例中，半导体基板11具有半导体区域20，但半导体基板11也可以不具有半导体区域20。区域17和区域19b在从与半导体基板11正交的方向看时可以在第二方向上相邻。上述实施方式和第一～第三变形例的各半导体光检测元件1中，区域17和区域19b与图21所示的参考例同样，在从与半导体基板11正交的方向看时，可以在第一方向或第二方向上相邻。

接着，参照图22和图23，说明上述实施方式的第六变形例的半导体光检测元件1的结构。图22是表示第六变形例的背面入射型半导体光检测元件的截面结构的图。图23是表示一个像素的截面结构的图。图23中省略了表示截面的阴影线。第六变形例大致与上述实施方式类似或相同。但是，第六变形例中半导体区域15的结构与上述实施方式不同。以下主要说明上述实施方式与第六变形例的不同点。

半导体区域15的区域17沿着纹理表面ts形成。区域17与半导体区域13的边界面形成为与纹理表面ts的凹凸形状对应的凹凸形状。区域17与半导体区域13的边界面例如为比纹理表面ts的凹凸形状缓和的凹凸形状。半导体区域15的区域19沿着主面11b形成。半导体基板11的厚度方向上的区域19的厚度th2和半导体基板11的厚度方向上的区域17的厚度th3同等。区域17如上所述沿着纹理表面ts形成。由此，厚度th3不易由于纹理表面ts的凹凸而变化。第六变形例中，厚度th3例如大致为一定值。纹理表面ts的凹陷的最深位置处的区域17的厚度th1与厚度th2和厚度th3同等。厚度th1、厚度th2和厚度th3例如为0.5μm。

半导体基板11可以与第一变形例同样，具有半导体区域20。半导体基板11中，可以与第二变形例同样形成有沟槽tr。垫电极31可以与第三变形例同样，以覆盖半导体区域15全体的方式配置。区域19b可以与第四和第五变形例同样，在从与半导体基板11正交的方向看时，位于半导体区域15的中央。区域17和区域19b可以与图21所示的参考例同样，在从与半导体基板11正交的方向看时，在第一方向或第二方向上相邻。

接着，参照图24和图25，说明第六变形例的半导体光检测元件1的制造过程的一例。图24和图25是表示第六变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。图24和图25中省略了表示截面的阴影线。以下，主要说明上述实施方式的制造过程与第六变形例的制造过程的不同点。

准备氧化膜51形成于主面11a并且氧化膜53形成于主面11b的半导体基板11(参照图9的(a))。即，准备具有半导体区域13的半导体基板11。半导体基板11在主面11b侧具有形成多个半导体区域15的多个预定区域pr。图24和图25中仅图示一个预定区域pr。

如图24的(a)，在半导体基板11形成多个半导体区域151和半导体区域16。各半导体区域151形成于多个预定区域pr中对应的预定区域pr。半导体区域151通过与上述实施方式的半导体区域15的形成过程相同的过程形成。半导体区域151由从主面11b以高浓度扩散的p型杂质形成。半导体区域16由与上述实施方式的半导体区域16的形成过程相同的过程形成。

如图24的(b)所示，接触孔h1、氮化硅膜57和开口59分别通过与上述实施方式的各形成过程相同的过程形成。

如图24的(c)所示，纹理表面ts通过与上述实施方式的各形成过程相同的过程，形成在半导体区域151的从开口59露出的区域。即，多个纹理区域形成在主面11b中包含于上述多个预定区域pr的面。纹理区域是表面为纹理表面ts的区域。通过形成纹理表面ts，半导体区域151的从开口59露出的区域被除去。半导体区域151的从开口59露出的区域并非必须完全除去，也可以留下从开口59露出的区域的一部分。图24的(c)以后的图中，标注有交叉阴影线的区域是形成有纹理表面ts的区域。

如图25的(a)所示，在半导体基板11形成多个半导体区域152。半导体区域152沿着纹理表面ts形成。即，半导体区域152沿着纹理区域的表面形状形成。各半导体区域152形成在多个预定区域pr中对应的预定区域pr。半导体区域152通过与上述实施方式的半导体区域15的形成过程相同的过程形成。半导体区域152由从主面11b高浓度扩散的p型杂质形成。p型杂质也在与半导体基板11的厚度方向正交的方向上扩散。由此，半导体区域152与半导体区域151连续地形成。半导体区域152和半导体区域151一体化而构成半导体区域15。半导体区域152构成区域17。半导体区域151构成区域19。即，通过该过程，多个半导体区域15形成于半导体基板11。通过用于形成半导体区域152的高温热处理，氧化膜61形成在纹理表面ts上(参照图25的(b))。氧化膜53、61构成绝缘膜23。

如图25的(b)所示，氮化硅膜57从氧化膜51和绝缘膜23(氧化膜53、61)上被除去。通过氮化硅膜57的除去，半导体区域15(半导体区域151)通过接触孔h1露出。其后，如图25的(c)所示，垫电极31、绝缘膜25、ubm33和凸块电极35分别通过与上述实施方式的各形成过程相同的过程形成。经由这些过程，得到第六变形例的半导体光检测元件1。氧化膜51构成绝缘膜21。

半导体区域152的杂质浓度例如像图26所示那样，相对于从表面起的深度而变化。即，半导体区域152的杂质浓度例如相对于半导体基板11的厚度方向上的从纹理表面ts起的距离而变化。图26是表示杂质浓度的分布的线图。图26中，为了图示方便，纹理表面ts以及半导体区域152与半导体区域13的分界面表示为平坦。但是，实际上，纹理表面ts以及半导体区域152与半导体区域13的分界面如上所述呈现微细的凹凸。

半导体区域152的杂质浓度也是在规定深度位置之间持续为高状态，随着从规定深度位置向主面11a去而逐渐下降。半导体区域152根据杂质浓度的分布而具有区域r1和区域r2。即，第六变形例中，区域17具有区域r1和区域r2。半导体区域152(区域17)中，区域r2所占有的比例大于区域r1所占有的比例。第六变形例中，纹理表面ts的凹陷的最深位置与区域r1的厚度相应地从半导体区域15的杂质浓度开始下降的区域离开。第六变形例中，上述规定深度例如为约0.45μm。

第六变形例的制造过程中，纹理区域形成于主面11b之后，多个半导体区域15(多个半导体区域152)形成于多个预定区域pr。为了在形成多个半导体区域15之后形成纹理区域(纹理表面ts)的过程中，可靠地防止纹理区域到达pn结，不得不使各半导体区域15的厚度较大。由此，在形成纹理区域之后形成多个半导体区域15的过程与在形成多个半导体区域15之后形成纹理区域的过程相比，能够使各半导体区域15的厚度较小。结果，第六变形例的半导体光检测元件1能够进一步提高长波长区域的分光灵敏度特性。

第六变形例的制造过程中，半导体区域152(区域17)沿着纹理区域的表面形状形成。此时，半导体区域152(区域17)的厚度能够进一步变小。由此，半导体光检测元件1能够可靠地进一步提高长波长区域的分光灵敏度特性。

第六变形例的制造过程中，半导体区域152(区域17)通过在预定区域pr内添加p型杂质而形成。此时，能够利用已有的方法容易地形成半导体区域152。

接着，参照图27和图28，说明上述实施方式的第七变形例的半导体光检测元件1的结构。图27是表示第七变形例的背面入射型半导体光检测元件的截面结构的图。图28是表示一个像素的截面结构的图。图28中省略了表示截面的阴影线。第七变形例大致与上述实施方式类似或相同。但是，第七变形例中半导体区域15的结构与上述实施方式不同。以下主要说明上述实施方式与第七变形例的不同点。

半导体光检测元件1具有多个层37。各层37配置在对应的纹理表面ts上。各层37与对应的纹理表面ts接触。层37直接配置在纹理表面ts上。层37的表面形成为与纹理表面ts的凹凸形状对应的凹凸形状。层37的表面例如形成为与纹理表面ts的凹凸形状大致相同的凹凸形状。层37包含第二导电型的杂质。第七变形例中，层37包含p型杂质。层37例如包含硼。层37例如是含有硼的金属层。层37也可以仅由第二导电型的杂质构成。层37的厚度例如为0.01μm。

第七变形例中，绝缘膜23具有区域23a和区域23b。区域23a位于纹理表面ts上。区域23a以层37位于纹理表面ts与区域23a之间的方式配置在纹理表面ts上。区域23a间接地配置在纹理表面ts上。区域23b位于主面11b上。区域23b直接配置在主面11b上。区域23a例如由氧化铝构成。区域23b由氧化硅构成。区域23a的厚度例如为0.03μm。区域23b的厚度例如为0.5μm。

半导体区域15的区域17沿着纹理表面ts形成。区域17与半导体区域13的边界面形成为与纹理表面ts的凹凸形状对应的凹凸形状。区域17与半导体区域13的边界面例如形成为与纹理表面ts的凹凸形状大致相同的凹凸形状。区域17通过层37所含的杂质从纹理表面ts向半导体基板11扩散而形成。半导体区域15的区域19沿着主面11b形成。半导体基板11的厚度方向上的区域17的厚度th3小于半导体基板11的厚度方向上的区域19的厚度th2。厚度th2例如是0.5μm。厚度th3例如是0.01μm。第七变形例中，区域17如上所述也沿着纹理表面ts形成。由此，厚度th3不易由于纹理表面ts的凹凸而变化。第七变形例中，厚度th3例如也大致为一定值。纹理表面ts的凹陷的最深位置处的区域17的厚度th1与厚度th3同等。

半导体基板11可以与第一变形例同样具有半导体区域20。在半导体基板11可以与第二变形例同样形成有沟槽tr。垫电极31可以与第三变形例同样以覆盖半导体区域15全体的方式配置。区域19b可以与第四和第五变形例同样，在从与半导体基板11正交的方向看时，位于半导体区域15的中央。区域17和区域19b可以与图21所示的参考例同样，在从与半导体基板11正交的方向看时，在第一方向或第二方向上相邻。

接着，参照图29和图30，说明第七变形例的半导体光检测元件1的制造过程的一例。图29和图30是表示第七变形例的背面入射型半导体光检测元件的制造过程的一例的示意图。图29和图30中省略了表示截面的阴影线。以下，主要说明上述实施方式的制造过程与第七变形例的制造过程的不同点。

第七变形例中的直到形成纹理表面ts的过程与第六变形例的过程相同。图29和图30中标注了交叉阴影线的区域是形成有纹理表面ts的区域。图29和图30中也仅图示一个预定区域pr。

如图29的(a)所示，层37形成在纹理表面ts上。层37例如通过外延成长法形成。其后，包含于层37的p型杂质由于高温热处理而在半导体基板11内扩散。结果，如图29的(b)所示，形成半导体区域152。半导体区域152由从层37以高浓度扩散的p型杂质形成。p型杂质从纹理表面ts扩散，因此半导体区域152沿着纹理表面ts形成。p型杂质也在与半导体基板11的厚度方向正交的方向上扩散。由此，存在于半导体区域151的p型杂质也在与半导体基板11的厚度方向正交的方向上扩散。半导体区域151和半导体区域152连续地形成。通过该过程，多个半导体区域15形成于半导体基板11。

如图29的(c)所示，氮化硅膜57从氧化膜51和氧化膜53上被除去之后，形成垫电极31。半导体区域15(半导体区域151)由于氮化硅膜57的除去而通过接触孔h1露出。垫电极31以与半导体区域15的通过接触孔h1露出的区域接触的方式，以与上述实施方式的各形成过程相同的过程形成。氧化膜51构成绝缘膜21。

如图30的(a)所示，氧化铝膜63通过图案化而形成在层37上。氧化铝膜63与绝缘膜23的区域23a对应。其后，如图30的(b)所示，绝缘膜25、ubm33和凸块电极35分别通过与上述实施方式的各形成过程相同的过程形成。经由这些过程，得到第七变形例的半导体光检测元件1。氧化膜53和氧化铝膜63构成绝缘膜23。

第七变形例的制造过程中，与第六变形例的制造过程同样，在纹理区域形成于主面11b后，多个半导体区域15(多个半导体区域152)形成于多个预定区域pr。第七变形例的制造过程中，半导体区域152的形成过程与第六变形例的制造过程不同。第六变形例的制造过程中，半导体区域152通过存在于半导体基板11内的杂质(p型杂质)的扩散而形成于半导体基板11。与此不同，第七变形例的制造过程中，半导体区域152通过存在于半导体基板11的表面上的杂质(p型杂质)向半导体基板11内扩散而形成于半导体基板11。此时，杂质的扩散距离较小。由此，由第七变形例的制造过程得到的半导体区域152的厚度能够比由第六变形例的制造过程得到的半导体区域152的厚度小。结果，第七变形例的半导体光检测元件1能够进一步提高长波长区域的分光灵敏度特性。实际上，第七变形例的各半导体区域152的厚度比第六变形例的各半导体区域151、152的厚度小。

第七变形例的制造过程中，也与第六变形例同样，半导体区域152(区域17)沿着纹理区域的表面形状形成。此时，半导体区域152(区域17)的厚度能够进一步变小。由此，半导体光检测元件1能够可靠地进一步提高长波长区域的分光灵敏度特性。

第七变形例的制造过程中，半导体区域152(区域17)通过形成层37而形成。此时，厚度小的半导体区域152能够可靠且简单地形成。

第七变形例中，绝缘膜23的位于纹理表面ts上的区域(区域23a)不是由硅热氧化膜形成，而由氧化铝膜63形成。

位于纹理表面ts上的区域(区域23a)由硅热氧化膜形成时，纹理表面ts被氧化。纹理表面ts的氧化有抑制长波长区域的分光灵敏度特性的提高效果的倾向。第七变形例中，区域23a不是由硅热氧化膜形成，而由氧化铝膜63形成。由此，第七变形例不易抑制长波长区域的分光灵敏度特性的提高效果。区域23a例如也可以由氮化硅膜形成。氮化硅膜例如通过减压cvd形成。

以上说明了本发明的实施方式和变形例，但本发明并非限定于上述实施方式和变形例，在不脱离其主旨的范围内能够进行各种变更。

纹理表面ts也可以在半导体基板11的厚度方向上不位于比区域19的表面靠主面11a的位置。即，纹理表面ts可以不位于比假设平面vp靠主面11a的位置。例如，纹理表面ts的顶部可以位于与假设平面vp相同的位置。纹理表面ts位于比假设平面vp靠主面11a的位置时，如上所述，半导体光检测元件1能够抑制暗电流的产生。

边缘区域tsa可以不与区域19的表面连接。例如，边缘区域tsa可以从由区域17和区域19形成的台阶离开。例如，不具有纹理表面ts的区域可以位于由区域17和区域19形成的台阶与边缘区域tsa之间。此时，例如，在从与半导体基板11正交的方向看时，边缘区域tsa的全体可以被不具有纹理表面ts的区域包围。区域17例如可以具有不具有纹理表面ts的区域。

边缘区域tsa可以与半导体基板的厚度方向大致平行。边缘区域tsa相对于半导体基板11的厚度方向倾斜时，如上所述，半导体光检测元件1能够进一步抑制暗电流的产生。

纹理表面ts可以设置在主面11b的半导体区域15以外的区域。纹理表面ts设置于每个半导体区域15时，如上所述，半导体光检测元件1能够抑制串扰的发生。

区域19(区域19a、19b)可以具有纹理表面ts。区域19具有纹理表面ts时，如上所述，容易在区域19(区域19b)形成垫电极31。

凸块电极35可以直接配置在垫电极31上。此时，半导体光检测元件1不具有ubm33。

工业上的可利用性

本发明能够应用于背面入射型半导体光检测元件。

附图标记说明

1……背面入射型半导体光检测元件，11……半导体基板，11a、11b……主面，13、15……半导体区域，17……具有纹理表面的区域，19……配置有凸块电极的区域，23、25……绝缘膜，31……垫电极，31a、31b……电极区域，35……凸块电极，d1……配置有凸块电极的区域的表面与纹理表面的凹陷的最深位置的间隔，th1……纹理表面的凹陷的最深位置处的厚度，th2……半导体基板的厚度方向上的配置有凸块电极的区域的厚度，th3……半导体基板的厚度方向上的具有纹理表面的区域的厚度，ts……纹理表面，tsa……纹理表面的边缘区域。