具有分立的能量存储部件的半导体组件的制作方法

文档序号:26010069发布日期:2021-07-23 21:30阅读:71来源:国知局
具有分立的能量存储部件的半导体组件的制作方法

本发明涉及半导体组件,并且涉及包括这样的半导体组件的电子部件。



背景技术:

数十年来,电子设备的小型化已成为趋势,这使我们能够见证具有许多功能的不同种类的电器。在很大程度上,这种进步是通过将用于逻辑应用的晶体管、电阻器和电容器小型化并集成到硅上来实现的。通过比较,电路板级处的无源部件(电阻器、电容器和电感器)在尺寸和密度方面仅取得了逐渐增长的进步。因此,无源部件占据电子系统的越来越大的面积和质量分数,并且是以更低的系统成本使许多电子系统进一步小型化的主要障碍。当前的智能电话通常使用1000多个分立电容器部件。电动汽车的电路板使用大约10000个这样的分立电容器部件,并且趋势是向上的。对如此大量电容器的需求主要是由解决电力管理系统的问题的需求驱动的,所述电力管理系统通过封装方案(pcb/slp/soc/sip)将电力从能量源(电池/干线电力)一直驱动到功能硅芯片/管芯并驱动到芯片上集成电路。在这样的电器的集成的不同阶段,要解决不同的电力管理问题。

硅电路的小型化使我们能够实现每单位面积更多的功能。这样的成果是有代价的,并且使管芯的电力管理系统极力受压。当今的硅芯片受到沿电力网的晶体管的漏电流、互连电网中的高频反射、寄生开关噪声等引起的电力噪声的严重影响。这样的电力噪声会引起电路的电压波动和阻抗失配,并可能导致门延迟和逻辑错误、抖动等,并且可能是灾难性的。如何解决这样的芯片上电力管理解决方案是一个广阔的研究领域。解决这样的问题的方式之一是使用与电路集成的金属绝缘体金属(mim)去耦电容器。然而,用于解决管芯内部问题的这样的集成方案受到在管芯表面上集成去耦电容器的空白空间(管芯上可用的昂贵的实际空间)的限制。据报道,对于芯片上去耦电容器,空白空间正在减少,并且在当今的每一代管芯中,仅分配了约10%。

因此,需要在规定的2d区域内增加这样的去耦电容器的电容密度。在a.m.saleem等人的“integratedon-chipsolidstatecapacitorbasedonverticallyalignedcarbonnanofibers,grownusingacmostemperaturecompatibleprocess”,固态电子,第13975卷(2018年1月)和ep2074641中提出并展示了一些解决方案。现有技术已经示出了相对于传统mim电容器的电容值的改进。然而,所展示的器件容易受到来自接触点上存在的场氧化物的寄生电容的影响,或容易受到来自在器件区域外部随机生长的纳米结构的寄生电容的影响,从而导致器件中存在无意且不受控制的寄生效应(电容性/电阻性/电感性),这将对电路实现造成不利影响。预期需要许多设计和处理改进步骤(例如cmp平坦化处理、场氧化物去除等)来使这样的器件免于寄生现象,这从本质上削弱了这样的技术概念对实际实现的益处。

从另一视角看——印刷电路板(pcb)或像pcb板级一样的基板(slp)——在大多数情况下提供电力的电源轨(例如,±2.5v、±12v或3.3v等)是通过线性电源或开关模式电源技术产生的。尽管它们在馈入电子电路的电力网之前都具有整流和滤波或调节级,但它们仍然可能具有纹波噪声。因此,通常在板上发现许多电容器,并且随着ic的开关频率升高,电容器的数量和值变得更高。此外,随着ic的电源需求向较低的工作电压发展,电源需求和噪声裕度变得越来越严格。另外,随着如soc/sip的系统级封装的发展、异类ic/异构集成的fowlp/fiwlp/chiplet圆晶级封装的发展,电力管理成为主要问题。由于差的电源调节、pcb电力互连的长度/形状、线寄生、ic的开关频率和emi效应等,在电压电平中可能出现噪声。对于这样的复杂的集成封装,需要更靠近不同ic的电容器以获得更好的性能。

如今用于制造这样的分立部件的工业标准mlcc/tsc/licc电容器技术面临的挑战是符合对要小于100μm并优选地低于20μm的较低高度(z高度)的不断增长的需求。该需求是由于如下事实:由于凸块互连高度和间距/间隔的减小,集成在封装soc/sip封装中的ic需要小于70μm的电容器高度以容纳在soc/sip封装解决方案之间。

为了规避这个问题,us20170012029展示了在管芯背侧容纳mim电容器配置的实施方式。然而,这样的方案需要是cmos兼容的,并且必须在要组装的每个管芯上完成。由于这样的mim结构在不同技术节点中的适应复杂性以及与这样的实现相关联的成本,这可能导致这样的技术概念的限制。这可能实质上会大幅增加每个管芯的成本,并且可能会牺牲封装级处所需的每个功能的成本优势。

mlcc是世界上使用的最突出的分立电容器部件类型。在任何给定的系统/小配件/电器中,每年使用数以万亿计的这样的分立部件。在这些部件的小型化方面已经有一些进展,并且商业上可以发现的最薄的部件由taiyoyuden声称为110μm。三星机电系统已经引入了licc的概念以进一步减小厚度并且达到更低的esl(等效串联电感)。ipdia(现在是村田公司的一部分)已经引入了tsc分立电容器部件,该tsc分立电容器部件薄至80μm,具有超过900nf/mm2的惊人电容值。然而,mlcc、licc和tsc由于所包括的材料(原金属/电介质颗粒)、加工方案(烧结/硅蚀刻)以及原材料和加工的成本而倾向于在z维度(高度)上进一步下降。mlcc工艺需要全面理解电容器制造中使用的原材料——包括铜、镍、银、金、钽、钛酸钡、氧化铝等——的限制。众所周知,陶瓷2类mlcc在温度变化、施加的电压下以及随时间(老化)而受到负面的影响,导致电容值相对于供应商最初规定的电容值显著降低。这样的降低会不利地影响与系统(例如,电动汽车)的安全性相关的任何子系统。

因此,基于那些建立的技术的这些部件的进一步小型化可能不如以前那样具有成本竞争力。特别具有挑战性的是,在2d和3d空间两者中匹配要足够小的需求,使得分立电容器部件可以装配在倒装芯片凸块互连之间而不损害成本。

分立电容器部件需要数以万亿计生产以满足工业需求,并且cmos兼容技术对于生产mlcc或licc或tsc的分立部件来说,成本太高而无法开发。

正在努力开发越来越具有计算能力的电子设备,需要更紧凑的电子电路集成,包括封装的电子部件中的半导体管芯的垂直堆叠。在不久的将来,预期对处理电路系统的充足且均匀的电力供应会成为对电子部件的整体能力的重要限制。

因此,期望能够改进对半导体组件中的处理电路系统的电力供应。特别地,期望能够实现更稳定的电力供应。



技术实现要素:

鉴于上述情况,本发明的目的是能够改进对半导体组件中的处理电路系统的电力供应,特别是更稳定的电力供应。

因此,根据本发明的一方面,提供了一种半导体组件,包括:包括处理电路系统和焊盘的第一半导体管芯,所述第一半导体管芯具有第一表面和与第一表面相对的第二表面;包括存储器电路系统和焊盘的第二半导体管芯,所述第二半导体管芯布置在所述第一半导体管芯的第一表面和第二表面之一上,并且所述第二半导体管芯的焊盘耦接至所述第一半导体管芯的焊盘;以及具有端子的至少第一能量存储部件,所述第一能量存储部件布置在所述第一半导体管芯的第一表面和第二表面之一上,并且所述能量存储部件的端子耦接至所述第一半导体管芯的焊盘。

因此,根据本发明的一方面,提供了一种半导体组件,包括:包括处理电路系统和焊盘的第一半导体管芯,所述第一半导体管芯具有第一表面和与第一表面相对的第二表面;第二半导体管芯电路系统和焊盘,所述第二半导体管芯布置在所述第一半导体管芯的第一表面和第二表面之一上,并且所述第二半导体管芯的焊盘耦接至所述第一半导体管芯的焊盘;以及具有端子的至少第一能量存储部件,所述第一能量存储部件布置在所述第一半导体管芯的第一表面和第二表面之一上,并且所述能量存储部件的端子耦接至所述第一半导体管芯的焊盘。

第二半导体管芯可以是数字电路、rf电路、传感器或提供特定功能的任何其他功能管芯。

根据本发明,半导体组件可以具有所需数量的管芯以形成功能组件,例如,以soc或sip的形式。

本发明基于如下认识:通过将至少一个能量存储部件、有利地电容器直接连接至包括处理电路系统的半导体管芯的表面,可以实现向垂直堆叠的半导体组件中的处理电路系统的期望的充足且更均匀的电力输送。

这在处理电路系统与能量存储部件的端子之间提供了较短的导体长度,这进而减少了电感负载和寄生现象,并且改进了向处理电路系统的电力供应的时间均匀性。

根据本发明的另一方面,提供了一种半导体组件,包括:包括处理电路系统和焊盘的第一半导体管芯,所述第一半导体管芯具有第一表面和与第一表面相对的第二表面;包括存储器电路系统和焊盘的第二半导体管芯,所述第二半导体管芯与所述第一半导体管芯的第一表面和第二表面之一耦接,并且所述第二半导体管芯的焊盘耦接至所述第一半导体管芯的焊盘;以及具有端子的至少第一能量存储部件,所述第一能量存储部件布置在所述第一半导体管芯的第一表面和第二表面之一上,并且所述能量存储部件的端子耦接至所述第一半导体管芯的焊盘。

在实施方式中,可以在单独的所谓的核中设置处理电路系统。在这样的实施方式中,每个核可以设置有其自己的能量存储部件,例如电容器。具有几个可单独寻址的能量存储部件的一个能量存储部件可以服务于几个核。

根据实施方式,至少第一能量存储部件可以是基于纳米结构的能量存储部件,其可以以低于100μm高度的剖面高度制成。

有利地,至少第一能量存储部件可以是至少第一电容器。

有利地,至少一个能量存储部件可以用于去耦目的。

有利地,至少一个能量存储部件可以用于滤波目的。

有利地,至少一个能量存储部件可以是电池。

有利地,纳米结构可以是“非水平”生长,例如通常垂直生长。纳米结构通常可以是直的、螺旋的、分支的、波浪状的或倾斜的。

此外,根据本发明的实施方式的半导体组件可以有利地包括在电子部件中,该电子部件还包括载体,该载体在第一载体表面上具有至少第一组载体焊盘。所述第一半导体管芯的焊盘可以耦接至所述第一组载体焊盘。

在实施方式中,载体可以包括一个或几个能量存储部件,其可以布置在载体上或嵌入在载体中。

包括在载体中的一个或几个能量存储部件也可以是基于纳米结构的。

根据本发明的另一方面,提供了一种电路板,包括:第一电路板层;以及与第一电路板层层叠的第二电路板层,第二电路板层包括导体图案、至少一个分立的能量存储部件、以及使导体图案和分立的能量存储部件嵌入的介电材料。

本发明的实施方式可以满足以下要求:(a)每单位面积/体积的非常高的静电或电化学电容值,(b)在2d和z方向上的低剖面,(c)表面安装兼容的并适用于2d、2.5d和3d封装/组装/嵌入技术,(d)易于设计的形状因数,(e)对温度和施加电压的稳定且稳健的性能,(f)每平方的低等效串联电感(esl),(g)较长的寿命时间或提高的寿命周期而没有电容降低,以及(h)成本效益。

附图说明

现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些和其他方面,其中:

图1示意性地示出了包括根据本发明的示例实施方式的电子部件的在此为移动电话的形式的示例电子设备;

图2是根据本发明的半导体组件的第一实施方式的示意图;

图3是根据本发明的半导体组件的第二实施方式的示意图;

图4是包括图3中的半导体组件的电子部件的分解图;

图5是根据本发明的示例实施方式的能量存储部件的示意图;

图6是mim电容器部件的第一示例mim装置的放大图;以及

图7是mim电池部件的第二示例mim装置的放大图。

具体实施方式

在本具体实施方式中,根据本发明的半导体组件的示例实施方式主要被描述为包括彼此倒装芯片连接的半导体管芯和连接到半导体组件的焊盘的分立电容器部件。应当注意,许多其他配置包括在由权利要求书限定的范围内。例如,可预见互连半导体管芯的许多其他方式,包括线接合、直接管芯接合等。此外,可以在一个或更多个半导体管芯上直接形成一个或几个电容器。根据本发明,还预期将多于一个电容器彼此堆叠以形成电容器的堆叠。

根据实施方式,能量存储装置可以以纳米结构电化学存储器或电池的形式提供。在这些实施方式中,传导控制材料主要包括作为传导控制材料中存在的能量存储机构的一部分的离子,该能量存储机构例如通过允许离子传输通过传导控制材料来提供能量存储。合适的电解质可以是固体或半固体电解质,并且可以是选择的固体晶体、陶瓷、石榴石或聚合物或凝胶的形式以用作电解质,例如钛酸锶、氧化钇稳定的氧化锆、pmma、koh、锂磷氧氮化物、锂基复合物等。电解质层可以包括聚合物电解质。聚合物电解质可以包括聚合物基质、添加剂和盐。

传导控制电解质材料可以通过cvd、热处理或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积。

根据本发明的实施方式,传导控制材料可以包括层状构造的固体电介质和电解质。在这样的实施方式中,能量存储部件可以被视为电容器型(静电)和电池型(电化学)能量存储装置之间的混合。这种构造可以提供比纯电容器部件更高的能量密度和电力密度以及比纯电池部件更快的充电。

尽管下面主要讨论以电容器部件形式的能量存储装置部件,但是应当注意,本文的教导同样适用于纳米结构电化学存储装置或上述混合部件形式的能量存储装置部件。还预期使用多于一个能量存储分立部件来用于实现不同的功能,例如滤波、去耦、存储等。

图1示意性地示出了根据本发明的实施方式的电子设备,在此为移动电话1的形式。在图1的简化示意图中,指示移动电话与大多数电子设备一样,包括填充有电子部件5的电路板3。尽管在此以移动电话的形式示出,但是应当理解,根据本发明的实施方式的电子设备同样可以是任何其他电子设备,例如膝上型电脑/计算机、平板计算机、智能手表、游戏盒、娱乐单元、导航设备、通信设备、个人数字助理(pda)、固定位置数据单元等。

图1中的电子部件5中的至少一些可以是复杂部件,包括具有垂直堆叠的半导体管芯的至少一个半导体组件。

在图2中示意性地示出了根据本发明的第一示例实施方式的一个这样的半导体组件7。

参照图2,半导体组件7包括第一半导体管芯9、第二半导体管芯11和电容器13。第一半导体管芯9具有第一表面15和与第一表面15相对的第二表面17。处理电路系统19和焊盘21形成在第一半导体管芯9的第一表面15上。第二半导体管芯11包括存储器电路系统23和焊盘25。如图2中示意性示出的,第二半导体管芯11在此布置在第一半导体管芯9的第一表面15上,并且第二半导体管芯11的焊盘25连接至第一半导体管芯9的焊盘21。应当注意,第一半导体管芯9和第二半导体管芯11中的任一个的焊盘可以设置在再分配层(rdl)中,该再分配层可以使用所谓的晶圆级扇出(wlfo)技术形成。电容器13附接至第一半导体管芯9的第二表面17,并且具有连接至第一半导体管芯9的焊盘21的端子27。在图2中的示例配置中,电容器13的端子27使用硅通孔(tsv)29连接至第一半导体管芯9的焊盘21。尽管在图2中仅示出了两个电容器端子27,但是应当理解,电容器13可以具有附加端子,所述附加端子可以连接至第一半导体管芯9的其他焊盘。例如,可以通过电容器13的端子来提供第一半导体9的输入和/或输出的去耦。此外,处理电路系统19的不同核可以由可以包括在电容器13中的不同功能电容器来缓冲。如对于相关领域的技术人员将立即明显的,图2中的电容器13的布置在处理电路系统与电容器之间提供了极其短的连接器,提供非常小的电感负载和寄生电容,这进而为处理电路系统提供了均匀的电源以实现高处理速度。

图3示意性地示出了根据本发明的半导体组件7的第二实施方式。为了避免使附图混乱,图3示出了比图2稍微少的细节。

参照图3,该第二示例实施方式中的半导体组件7包括布置在第一半导体管芯9上的第三半导体管芯31。尽管在图3中未示出,但是应当理解,第三半导体管芯31的焊盘连接至第一半导体管芯9的焊盘。第三半导体管芯31可以例如有利地包括电力管理电路系统和/或收发器电路和/或位置传感器电路系统和/或其他类型的感测电路系统和/或mems传感器装置。

如上面针对图2所示的半导体组件7的第一示例实施方式描述的,根据第二示例实施方式的半导体组件7包括布置在第一半导体管芯9的第二表面17上的相对大的第一电容器13a。此外,图3中的半导体组件7包括布置在第一半导体管芯9的第一表面15上的第二电容器13b和第三电容器13c。

此外,图3中的半导体组件7包括第二半导体管芯的堆叠11a-11d,通常是诸如nram或dram的存储器管芯。

为了便于将半导体组件7集成在电子部件5中,垂直连接器33布置在第一半导体管芯9的第一表面15上。如相关领域的普通技术人员所熟知的,存在实现这样的垂直连接器33的几种方式,包括例如导电柱(铜柱)或柱形凸块等。

图4是包括图3中的半导体组件7的电子部件5的分解图。如图4中示意性指示的,半导体组件7以如下方式布置在载体37的第一载体表面35上:第一载体表面35上的第一组载体焊盘39经由导电柱33连接至半导体组件7中的第一半导体管芯9的焊盘21。在与第一载体表面35相对的第二载体表面41上,设置第二组载体焊盘43。在图4的示例配置中,焊接球45接合至第二组载体焊盘中的载体焊盘43中的至少一些。如图4所示,载体37还包括嵌入在载体中的第一载体电容器47a、载体37的第一表面35上的第二载体电容器47b、以及载体37的第二表面41上的第三载体电容器47c和第四载体电容器47d。载体电容器中的一些或全部可以有利地为分立电容器部件。

在图4的示例配置中,半导体组件7以及多个附加导电柱49被嵌入在介电材料51中,并且在此以球53的形式的连接器设置在导电柱49上。如图4中示意性示出的,另外的电容器55可以设置在相邻球53之间的介电材料51上。

第二半导体组件57连接至球53,以向电子部件5提供附加功能。如图4中示意性示出的,第二半导体组件57包括载体59、布置在载体59上的第一半导体管芯61和堆叠在第一半导体管芯61上的第二半导体管芯63。载体在其第一表面67上具有第一组载体焊盘65,并且在其第二表面71上具有第二组载体焊盘69。第一半导体管芯61使用接合线73连接至第一组载体焊盘65中的焊盘,并且第二半导体管芯63使用接合线75连接至第一组载体焊盘65中的焊盘。第二组载体焊盘69连接至连接器53。载体59包括电容器77a-77b,其可以有利地为分立电容器部件。第一半导体管芯61和第二半导体管芯63以及接合线73、75被嵌入在介电材料79中。

如图4中示意性示出的,根据本发明的示例实施方式,电子部件5可以安装在电路板3上。示例性电路板3可以是印刷电路板(pcb)或像pcb一样的基板(slp),是包括第一电路板层113、第二电路板层115、第三电路板层117、第四电路板层119和第五电路板层121的分层结构。

如图4中示意性示出的,第一电路板层113包括嵌入在介电材料125中的导体图案123。第二电路板层115包括导体图案127和第一分立的低型面电容器部件131、第二分立的低型面电容器部件133和第三分立的低型面电容器部件135,所有这些都被嵌入在第二载体层的介电材料129中。如本领域技术人员将理解的,分立电容器部件131、133、135可以使用本身任何合适的已知安装技术被表面安装在第一电路板层113上,并然后被嵌入在第二电路板层115的介电材料中。第二电路板层115上的第三电路板层117包括导体图案137和使导体图案137嵌入的电介质139。第四电路板层119包括嵌入在介电材料143中的导体图案141以及第一分立电容器部件145、第二分立电容器部件147、第三分立电容器部件149和第四分立电容器部件151。第五电路板层121包括嵌入在介电材料155中的导体图案153和电容器部件157。最后,在第五电路板层121的顶部,安装第一分立电容器部件159、第二分立电容器部件161和第三分立电容器部件163。

如上面进一步说明的,本发明的各方面和实施方式可以受益于提供极低剖面电容器。这适用于根据本发明实施方式的半导体组件、根据本发明实施方式的电子部件和根据本发明实施方式的电路板。这样的电容器可以有利地是基于纳米结构的。

图5是包括在根据本发明的实施方式的半导体组件中的以mim电容器部件形式的示例能量存储部件的示意图,mim电容器部件可以被称为碳纳米纤维-金属绝缘体金属(cnf-mim)电容器部件。

图5中的能量存储部件81以分立的双端子mim电容器部件的形式示出,包括mim装置83、在此为第一凸块85的形式的第一连接结构、在此为第二凸块87的形式的第二连接结构和至少部分地嵌入mim装置83的介电封装材料89。如图5中可以看出的,电绝缘封装材料89至少部分地形成能量存储部件的外边界表面。第一连接结构85和第二连接结构87也至少部分地形成能量存储部件的外边界表面。此外,根据本发明的公开内容,可以方便地存在图中未示出的附加端子。

现在将参照图6描述mim装置83的第一示例配置。如图6中示意性示出的,mim装置83包括第一电极层91、从第一电极层91垂直生长的多个导电纳米结构93、保形地涂覆多个导电纳米结构中的每个纳米结构93和未被导电纳米结构93覆盖的第一电极层91的固体介电材料层95、以及覆盖固体介电材料层95的第二电极层97。如图6中可以看出的,第二电极层97完全填充相邻纳米结构之间的超过纳米结构93的底部99与顶部101之间的一半的空间。在图6中的示例性mim装置83中,第二电极层97完全填充相邻纳米结构93之间的从底部99一直到顶部101甚至更远的空间。

如在图6中的纳米结构93与第二电极层97之间的边界的放大图中可以看出,第二电极层97包括保形地涂覆固体介电材料层95的第一子层103、第二子层105、以及在第一子层103与第二子层105之间的第三子层107。

此外,根据本发明的公开内容,可以方便地存在图中未示出的例如作为金属扩散阻挡层的附加子层。

介电材料层95可以是多层结构,其可以包括不同材料成分的子层。

现在将参照图7描述mim装置83的第二示例配置。包括图7中的mim装置83的能量存储部件是mim电化学能量存储/电池部件。如图7中示意性示出的,mim装置83包括第一电极层91、从第一电极层91垂直生长的多个导电纳米结构93、涂覆多个导电纳米结构中的每个纳米结构93和未被导电纳米结构93覆盖的第一电极层91的可选阳极/阴极材料层104、覆盖纳米结构93的电解质106、以及覆盖电解质106的第二电极层97。在图7的示例实施方式中,电解质106完全填充相邻纳米结构之间的超过纳米结构93的底部99与顶部101之间的一半的空间。在图7中的示例性mim装置83中,电解质106完全填充相邻纳米结构93之间的从底部99一直到顶部101甚至更远的空间。然而,在实施方式中,提供电解质106作为纳米结构93上的保形涂层可能是有益的。

此外,根据本发明的公开内容,可以方便地存在图中未示出的例如作为金属扩散阻挡层的附加子层。

混合部件可以包括是图6和图7中的mim装置的组合的mim装置83。例如,图6中的介电层95可以设置在图7中的纳米结构93与电解质106之间。这样的混合部件还可以包括图7中的电解质106与顶部电极107之间的附加介电层。

根据本发明的公开内容,在任何本实施方式中,电绝缘封装材料至少部分地形成能量存储部件的外边界表面。还设想,第一连接结构和第二连接结构中的每一个至少部分地形成能量存储部件的任何实施方式的外边界表面。还可允许第一连接结构和第二连接结构存在于同一表面处或彼此相对的表面处。第一连接结构和第二连接结构可以部分地形成部件的侧壁。如果设计需要,本发明设想容纳更多数量的连接结构。

本领域技术人员认识到,本发明绝不限于上述优选实施方式。相反,在所附权利要求书的范围内,许多修改和变型是可能的。

在权利要求书中,词语“包括”不排除其他要素或步骤,并且不定冠词“一”或“一个”不排除多个。单个处理器或其他单元可以实现权利要求书中所述的若干项的功能。在相互不同的从属权利要求书中陈述某些措施的仅有事实不表示不能有利地使用这些措施的组合。计算机程序可以存储/分布在合适的介质上,例如与其他硬件一起提供或作为其他硬件的一部分的光存储介质或固态介质,但是也可以以其他形式例如经由互联网或其他有线或无线通信系统分布。权利要求书中的任何附图标记不应被解释为限制范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1