具有增强性能的晶片级扇出封装的制作方法

本公开涉及晶片级扇出(wlfo)封装和其制造工艺，且更具体地说，涉及具有增强的热、电学和刚性性能的wlfo封装以及增强wlfo封装的热、电学和刚性性能的封装工艺。

背景技术：

蜂窝式及无线装置的广泛利用驱动射频(rf)技术的快速发展。在其上制造rf装置的衬底在实现rf技术的高水平性能方面起着重要作用。在常规硅衬底上制造rf装置可能会受益于硅材料的低成本、大规模的晶片生产能力、完善的半导体设计工具以及完善的半导体制造技术。

尽管将常规硅衬底用于rf装置制造具有益处，但在行业中众所周知，常规硅衬底对于rf装置可能具有两个不合需要的特性：谐波失真和低电阻率值。谐波失真是在硅衬底上构建的rf装置中实现高水平线性度的关键障碍。另外，在硅衬底中遇到的低电阻率在微机电系统(mems)或其它无源组件的高频率下会使品质因子(q)降级。

此外，高速和高性能晶体管更密集地集成在rf装置中，即使它们需要运载更多功率。因此，由于集成在rf装置中的大量晶体管、通过晶体管的大量电力和/或晶体管的高操作速度，rf装置生成的热量将显著增大。因此，需要以实现更好散热的配置来封装rf装置。

晶片级扇出(wlfo)封装技术和嵌入式晶片级球栅阵列(ewlb)技术当前在便携式rf应用中吸引大量注意力。wlfo和ewlb技术被设计成提供高密度输入/输出端口(i/o)以及低轮廓封装高度，而不会增加组件半导体芯片的大小。芯片上的i/o衬垫大小保持较小，从而将裸片大小保持为最小。此能力允许在单个晶片内密集地封装rf装置。

为了适应rf装置的增加的发热，减少硅衬底的有害谐波失真和质量因子损失，且利用wlfo/ewlb封装技术的优点，因此本公开的目的是提供用于具有增强的热和电气性能的晶片级扇出(wlfo)封装的封装工艺。

技术实现要素：

本公开涉及一种具有增强的热、电学和刚性性能的晶片级扇出(wlfo)封装，以及用以增强wlfo封装的热、电学和刚性性能的封装工艺。所公开的wlfo封装包含第一经薄化裸片、第二裸片、多层重布结构、第一模制化合物、第二模制化合物和第三模制化合物。第一经薄化裸片包含第一装置层、所述第一装置层上方的第一电介质层，以及所述第一装置层下方的若干第一裸片凸块。所述第二裸片包含第二装置层、所述第二装置层上方的硅衬底，以及所述第二装置层下方的若干第二裸片凸块。第一经薄化裸片和第二裸片驻留于所述多层重布结构上方。所述多层重布结构包含多层重布结构的底部表面上的若干封装接触件，以及将封装接触件连接到第一裸片凸块中的某些第一裸片凸块和第二裸片凸块中的某些第二裸片凸块的重布互连件。第一模制化合物驻留于第二裸片的硅衬底上方。第二模制化合物驻留于多层重布结构上方，驻留于第一经薄化裸片的周围和下方，且驻留于第二裸片的周围和下方。在此，第二模制化合物延伸超出第一经薄化裸片的顶部表面以在第二模制化合物内和第一经薄化裸片上方界定开口。第一经薄化裸片的顶部表面在开口的底部处。所述第一模制化合物的顶部表面和所述第二模制化合物的顶部表面是共面的。所述第三模制化合物填充所述开口且与所述第一经薄化裸片的所述顶部表面接触。

在wlfo封装的一个实施例中，重布互连件电连接第一经薄化裸片和第二裸片。在此，所述第一经薄化裸片提供微机电系统(mems)组件，且所述第二裸片提供控制所述mems组件的互补金属氧化物半导体(cmos)控制器。

在wlfo封装的一个实施例中，所述第一经薄化裸片由绝缘体上硅(soi)结构形成，其中所述第一经薄化裸片的所述第一装置层由所述soi结构的硅层形成，且所述第一经薄化裸片的所述第一电介质层是所述soi结构的内埋氧化物层。

在wlfo封装的一个实施例中，第三模制化合物具有大于1e6ohm-cm的电阻率。

在wlfo封装的一个实施例中，第三模制化合物具有大于2w/m·k的热导率。

在wlfo封装的一个实施例中，第三模制化合物具有大于10w/m·k的热导率。

在wlfo封装的一个实施例中，第一模制化合物、第二模制化合物和第三模制化合物由不同材料形成。

在wlfo封装的一个实施例中，第一模制化合物和第二模制化合物由相同材料形成。

在wlfo封装的一个实施例中，在开口的底部处的第一经薄化裸片的顶部表面是第一电介质层的顶部表面。

在wlfo封装的一个实施例中，多层重布结构是无玻璃的，重布互连件与第一裸片凸块之间的连接是无焊料的，且重布互连件与第二裸片凸块之间的连接是无焊料的。

在wlfo封装的一个实施例中，第三模制化合物的一部分驻留于第一模制化合物和第二模制化合物上方。

在wlfo封装的一个实施例中，第一模制化合物的顶部表面、第二模制化合物的顶部表面和第三模制化合物的顶部表面是共面的。

根据另一实施例，wlfo封装还包含第四模制化合物，其驻留于第一模制化合物的顶部表面、第二模制化合物的顶部表面和第三模制化合物的顶部表面上方。

在wlfo封装的一个实施例中，第一模制化合物、第二模制化合物和第四模制化合物由相同材料形成。

在wlfo封装的一个实施例中，第一模制化合物的外围和第二裸片的硅衬底的外围是一致的。

根据示例性过程，首先提供包含第一裸片、第二裸片、第一模制化合物和第二模制化合物的模具封装。在此，所述第一裸片包含第一装置层、所述第一装置层上方的第一电介质层、所述第一电介质层上方的第一硅衬底，以及所述第一装置层下方的若干第一裸片凸块。所述第二裸片包含第二装置层、所述第二装置层上方的第二硅衬底，以及所述第二装置层下方的若干第二裸片凸块。第一模制化合物驻留于第二裸片的硅衬底上方。所述第二模制化合物驻留于所述第一裸片和所述第二裸片周围和下方，使得所述第二模制化合物覆盖所述第一裸片的侧壁和底部表面，覆盖所述第二裸片的侧壁和底部表面，覆盖所述第一模制化合物的侧壁，且囊封所述第一裸片凸块和所述第二裸片凸块，其中所述第一模制化合物的顶部表面、所述第二模制化合物的顶部表面和所述第一硅衬底的背侧是共面的。接下来，基本上移除第一硅衬底以提供第一经薄化裸片且形成开口，所述开口在第一模制化合物内和第一经薄化裸片上方。第一经薄化裸片具有在开口的底部处暴露的顶部表面。随后施加第三模制化合物以基本上填充所述开口且直接接触所述第一经薄化裸片的所述顶部表面。在施加第三模制化合物之后，将第二模制化合物薄化以暴露每一第一裸片凸块和每一第二裸片凸块。最后，在第二模制化合物下方形成多层重布结构。所述多层重布结构包含多层重布结构的底部表面上的若干封装接触件，以及将封装接触件连接到第一裸片凸块中的某些第一裸片凸块和第二裸片凸块中的某些第二裸片凸块的重布互连件。

在示例性过程的一个实施例中，第三模制化合物是通过压缩模制工艺施加的。

在示例性过程的一个实施例中，用于施加第三模制化合物的模制压力低于1000psi。

在示例性过程的一个实施例中，提供模具封装开始于将第一裸片和模具裸片放置在模具条带上。在此，所述模具裸片包含所述第二裸片和所述第二裸片上方的所述第一模制化合物。所述第一裸片的所述第一硅衬底和所述模具裸片的所述第一模制化合物与所述模具条带接触，且所述多个第一裸片凸块和所述多个第二裸片凸块向上放置。随后在模具条带上方施加第二模制化合物以囊封第一裸片和模具裸片。接下来，移除模具条带以提供前体封装，使得第一模制化合物的一部分和第一硅衬底的一部分暴露。在翻转前体封装之后，第一裸片凸块和第二裸片凸块向下且由第二模制化合物囊封。没有第二模制化合物的部分在第一裸片的第一硅衬底和第一模制化合物上方延伸。平坦化前体封装的顶部表面以提供模具封装，使得第一模制化合物的顶部表面、第二模制化合物的顶部表面和第一硅衬底的背侧是共面的。

在示例性过程的一个实施例中，在将所述第一裸片以及所述第二裸片和所述第一模制化合物的组合放置在所述模具条带上之前，所述第一裸片的厚度以及所述第二裸片和所述第一模制化合物的所述组合的厚度是相同的。

本领域的技术人员在结合附图阅读优选实施例的以下详细描述之后，将了解本公开的范围且认识到本公开的额外方面。

附图说明

并入在本说明书中并且形成本说明书的一部分的附图说明本公开的若干方面，并且与描述一起用以解释本公开的原理。

图1示出根据本公开的一个实施例的示例性晶片级扇出(wlfo)封装。

图2-图10提供示出制造根据本公开的一个实施例的模具封装的工艺的示例性步骤。

图11-图16示出从图10中示出的模具封装提供图1中示出的wlfo封装的步骤。

应了解，为了图示的清楚，图1-图16可能未按比例绘制。

具体实施方式

下文阐述的实施例表示使本领域的技术人员能够实践实施例的必要信息，且说明实践实施例的最佳模式。在根据附图阅读以下描述后，本领域的技术人员将理解本公开的概念且将认识到本文中并未特定阐释的这些概念的应用。应理解，这些概念和应用落入本公开和所附权利要求书的范围内。

应理解，尽管术语第一、第二等在本文中可以用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分元件。举例来说，在不脱离本公开的范围的情况下，第一元件可称为第二元件，且类似地，第二元件可称为第一元件。如本文所用，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。

将理解，当例如层、区或衬底的元件被称为在另一元件“上”或延伸“到”另一元件“上”时，其可以直接在所述另一元件上或直接延伸到另一元件上，或也可能存在介入元件。相比之下，当元件被称为“直接在”另一元件“上”或“直接”延伸“到”另一元件“上”时，不存在介入元件。同样，应理解，当例如层、区或衬底的元件被称为在另一元件“上方”或在其“上方”延伸时，其可直接在另一元件上方或在另一元件上方延伸，或也可存在介入元件。相比之下，当元件被称为“直接在”另一元件“上方”或“直接”在另一元件“上方”延伸时，不存在介入元件。还应理解，当元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。相比之下，当元件被称作“直接连接”或“直接耦合”到另一元件时，不存在插入元件。

在本文中可使用例如“下方”或“上方”或“上部”或“下部”或“水平”或“垂直”的相对术语来描述一个元件、层或区与另一元件、层或区的关系，如图所示。应理解，这些术语和上文所论述的术语既定涵盖除图式中所描绘的定向以外的装置的不同定向。

本文中所使用的术语仅出于描述特定实施例的目的，且并不意图限制公开内容。如本文中所使用，除非上下文另外清晰地指示，否则单数形式“一”和“所述”也意图包含复数形式。将进一步理解，术语“包括”和/或“包含”在于本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。

除非另外定义，否则本文中所使用的所有术语(包含技术和科学术语)具有与本领域的普通技术人员通常所理解的相同的意义。将进一步理解的是，除非在此明确地定义，否则本文中使用的术语应被解释为具有与其在本说明书和相关技术的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释。

本公开涉及具有增强的热、电学和刚性性能的晶片级扇出(wlfo)封装，以及其封装工艺。图1示出根据本公开的一个实施例的示例性wlfo封装10。出于此图示的目的，示例性wlfo封装10包含第一经薄化裸片12t、第二裸片14、多层重布结构16、第一模制化合物18、第二模制化合物20和第三模制化合物22。在不同应用中，wlfo封装10可包含更少或更多裸片。举例来说，在一些应用中，wlfo封装10可包含第一经薄化裸片12，而第二裸片14被省略。在一些应用中，wlfo封装10可包含多个第一经薄化裸片12而无第二裸片14。在一些应用中，wlfo封装10可包含多个第一经薄化裸片12t和一个第二裸片14。在一些应用中，wlfo封装10可包含多个第一经薄化裸片12t和多个第二裸片14。在一些应用中，除第一经薄化裸片12t和第二裸片14以外，wlfo封装10可包含一些集成无源装置裸片(未示出)。

详细地说，第一经薄化裸片12t包含第一装置层24、第一装置层24上方的第一电介质层26，以及第一装置层24下方的若干第一裸片凸块28。在一个实施例中，第一经薄化裸片12t可以由绝缘体上硅(soi)结构形成，其指代包含硅衬底、硅层和包夹在硅衬底与硅层之间的内埋氧化物层的结构。第一经薄化裸片12t的第一装置层24可以通过在soi结构的硅层中或上集成电子组件形成。第一经薄化裸片12t的第一电介质层26可以是soi结构的内埋氧化物层。另外，基本上移除soi结构的硅衬底以完成第一经薄化裸片12t(在下文讨论中有更多细节)。在此，第一装置层24可以具有0.1μm与50μm之间的厚度，第一电介质层26可以具有10nm与2000nm之间的厚度，且每一第一裸片凸块28可以具有5μm与200μm之间的厚度。第一经薄化裸片12t的总厚度可以在5μm与260μm之间。

在另一实施例中，第一经薄化裸片12t可以提供通常为开关且在第一装置层24内的微机电系统(mems)组件(未示出)。此处，第一装置层24可以具有0.5μm与100μm之间的厚度，且可以由电介质和金属层的组合(例如氧化硅、氮化硅、铝、钛、铜或类似物)形成。第一电介质层26可以具有10nm与10000nm之间的厚度，且可以由氧化硅、氮化硅、氧化铝或氮化铝形成。每一第一裸片凸块28可以具有5μm与200μm之间的厚度，且第一经薄化裸片12t的总厚度可以在5μm与310μm之间。

应注意，第一经薄化裸片12t在第一电介质层26上方基本上无硅衬底。在此，第一电介质层26上方基本上无硅衬底指代电介质层上方的至多2μm硅衬底。在所需情况中，第一经薄化裸片12t在第一电介质层26上方不包含任何硅衬底，使得第一经薄化裸片12t的顶部表面是第一电介质层26的顶部表面。对于其它情况，第一经薄化裸片12t的顶部表面可为薄硅衬底的顶部表面。

第二裸片14包含第二装置层30、第二装置层30上方的第二硅衬底32，以及第二装置层30下方的若干第二裸片凸块34。如果第一经薄化裸片12t提供mems组件，那么第二裸片14可以提供在第二装置层30内且控制第一经薄化裸片12t内的mems组件的互补金属氧化物半导体(cmos)控制器(未示出)。在此，第二裸片14可以分别具有25μm与250μm之间或10μm与750μm之间的厚度，且第二硅衬底32可以分别具有25μm与250μm之间或10μm与750μm之间的厚度。第二装置层30可以具有0.1μm与50μm之间的厚度，且可以由电介质和金属层的组合形成(例如氧化硅、氮化硅、铝、钛、铜或类似物)。另外，如果第一经薄化裸片12t不提供mems组件且由soi结构形成，那么可省略第二裸片14。

在此，第一经薄化裸片12t和第二裸片14驻留于多层重布结构16上方，所述多层重布结构包含若干重布互连件36、电介质图案38和若干封装接触件40。出于此图示的目的，重布互连件36包含三个第一重布互连件36(1)和一个第二重布互连件36(2)。在不同应用中，重布互连件36可包含更少或更多的第一重布互连件36(1)/第二重布互连件36(2)。每一第一重布互连件36(1)被配置成将一个封装接触件40连接到第一裸片凸块28和第二裸片凸块34中的对应一个。第二重布互连件36(2)被配置成将一个第一裸片凸块28连接到对应第二裸片凸块34，使得第一经薄化裸片12t电连接到第二裸片14。重布互连件36与第一裸片凸块28/第二裸片凸块34之间的连接是无焊料的。

电介质图案38形成于每一重布互连件36周围和下方。在此，每一第一重布互连件36(1)的底部部分通过电介质图案38暴露，而第二重布互连件36(2)由电介质图案38完全囊封。在不同应用中，可能存在通过电介质图案38以及形成于电介质图案38下方的额外电介质图案(未示出)电耦合到第一重布互连件36(1)的额外重布互连件(未示出)，使得每一额外重布互连件的底部部分暴露。

在此实施例中，每一封装接触件40形成于多层重布结构16的底部处且通过电介质图案38电耦合到对应第一重布互连件36(1)。因此，第一重布互连件36(1)将封装接触件40连接到第一裸片凸块28和第二裸片凸块34中的某些裸片凸块。另外，封装接触件40彼此分开且在电介质图案38下方延伸。

多层重布结构16可以不含玻璃纤维或不含玻璃。在此，玻璃纤维指代扭曲而变为较大分组的个别玻璃链。这些玻璃链可以随后被编织为织物。电介质图案38可以由苯并环丁烯(bcb)、聚酰亚胺或其它电介质材料形成。重布互连件36可以由铜或其它合适的金属形成。封装接触件40可以由铜、金、镍和钯中的至少一个形成。多层重布结构16可以具有2μm与300μm之间的厚度。

第一模制化合物18驻留于第二裸片14的第二硅衬底32上方。第一模制化合物18的外围和第二硅衬底32的外围一致。第一模制化合物18可为有机环氧树脂体系或类似物，其可用作蚀刻剂屏障以抵抗蚀刻化学品(在下文讨论中有更多细节)保护第二裸片14，所述蚀刻化学品例如氢氧化钾(koh)、氢氧化钠(naoh)和乙酰胆碱(ach)。

第二模制化合物20驻留于多层重布结构16上方，驻留于第一经薄化裸片12t周围和下方，且驻留于第二裸片14周围和下方。在此，第二模制化合物20覆盖第一装置层24的底部表面和第二装置层30的底部表面，且囊封第一裸片凸块28和第二裸片凸块24。另外，第二模制化合物20覆盖第一经薄化裸片12t的侧壁，且竖直地延伸超出第一经薄化裸片12t的顶部表面以界定第二模制化合物20内和第一经薄化裸片12t上方的开口42。第一经薄化裸片12t的顶部表面在开口42的底部。如果第一经薄化裸片12t在第一电介质层26上方不包含任何硅衬底，那么第一电介质层26的顶部表面在开口42的底部处。如果第一经薄化裸片12t在第一电介质层26上方包含薄硅衬底(<2μm厚度)，那么薄硅衬底在开口42(未示出)的底部处。此外，第二模制化合物覆盖第二裸片14的侧壁和第一模制化合物18的侧壁，使得第一模制化合物18的顶部表面和第二模制化合物20的顶部表面是共面的。第二模制化合物20可以由与第一模制化合物18相同的材料形成，例如有机环氧树脂体系或类似物。第二模制化合物20可以用作蚀刻剂屏障以抵抗蚀刻化学品(在下文讨论中有更多细节)保护第一经薄化裸片12t和第二裸片14。

第三模制化合物22基本上填充开口42，且与第一经薄化裸片12t的顶部表面接触。在此，基本上填充开口指代填充整个开口的至少75％。如果开口42中没有留下硅衬底，那么第三模制化合物22将直接驻留于第一电介质层26上方。在一些情况下，第三模制化合物22的一部分还可以驻留于第一模制化合物18和第二模制化合物20上方。第三模制化合物22通过第一模制化合物18与第二裸片14分离。第二裸片14的顶部表面仅与第一模制化合物18接触。

第三模制化合物22具有大于2w/m·k或大于10w/m·k的热导率，且具有大于1e6ohm-cm的电阻率。通常，第三模制化合物22的热导率越高，第一经薄化裸片12t的热性能越好。此外，第三模制化合物22的高电阻率可以改善在第一经薄化裸片12t中提供的mems组件的在高频率下的质量因子(q)，或如果从soi结构形成则可以减少第一经薄化裸片12t中的信号丢失。

第三模制化合物22可以由热塑性材料或热固性材料形成，例如pps(聚苯基硫化物)、掺杂有氮化硼或氧化铝热添加剂的包覆模制环氧树脂，或类似物。第一模制化合物18、第二模制化合物20和第三模制化合物22可以由相同材料或不同材料形成。举例来说，第一模制化合物18和第二模制化合物20可以由相同材料形成，而第三模制化合物22由不同材料形成。不同于第三模制化合物22，第一模制化合物18和第二模制化合物20并不具有热导率要求。

图2-图16提供制造图1中示出的wlfo封装10的示例性步骤。尽管示例性步骤说明为系列，但示例性步骤不一定取决于次序。一些步骤可能以与所呈现的次序不同的次序进行。另外，本公开的范围内的过程可包含比图2-图16中说明的过程更少或更多的步骤。

图2-图10提供制造用以制造wlfo封装10的模具封装的示例性步骤。起初，提供第一裸片12和具有若干第二完整裸片14d的晶片44，如图2中所图示。第一裸片12包含第一装置层24、第一装置层24上方的第一电介质层26、第一装置层24下方的第一裸片凸块28，以及第一电介质层26上方的第一硅衬底46。在一个实施例中，第一裸片12可以由soi结构形成。第一裸片12的第一装置层24可以通过在soi结构的硅层中或上集成电子组件(未示出)形成。第一裸片12的第一电介质层26可以是soi结构的内埋氧化物层。第一裸片12的第一硅衬底46可以是soi结构的硅衬底。在此，第一裸片12(包含第一裸片凸块28)可以分别具有25μm与250μm之间或10μm与750μm之间的总厚度t1，且第一硅衬底46可以分别具有25μm与250μm之间或10μm与750μm之间的厚度。

在另一实施例中，第一裸片12可以提供通常为开关且在第一装置层内的mems组件(未示出)。在此，第一裸片12(包含第一裸片凸块28)可以分别具有25μm与300μm之间或10μm与800μm之间的厚度t1，且第一硅衬底46可以分别具有25μm与300μm之间或10μm与800μm之间的厚度。

出于此图示的目的，晶片44包含三个第二完整裸片14d。在不同应用中，晶片44可包含更少或更多的第二完整裸片14d。每一第二完整裸片14d包含第二装置层30、第二装置层30上方的第二硅衬底32，以及第二装置层30下方的第二裸片凸块34。来自每一第二完整裸片14d的第二装置层30由共同装置层30c形成，而来自每一第二完整裸片14d的第二硅衬底32由共同衬底32c形成。在此，晶片44以及每一第二完整裸片14d(包含第二裸片凸块28)可以具有10μm与750μm之间的厚度t2，且第二硅衬底32可以具有10μm与750μm之间的厚度。

在此，如果晶片44的厚度t2比第一裸片12的厚度t1厚，那么将第一薄化过程应用于共同衬底32c以提供具有若干第二裸片14的经薄化晶片44t，如图3中所示。共同衬底32c向下经薄化，直到经薄化晶片44t以及每一第二裸片14(包含第二裸片凸块34)的厚度t3比第一裸片12的厚度t1薄。通常，每一第二裸片14仍包含第二硅衬底32，且厚度t3可以在10μm与750μm之间。每一第二裸片14的剩余第二硅衬底32可以具有10μm与750μm之间的厚度。在所需情况中，第一裸片12的厚度t1与第二裸片14的厚度t3之间的差可以在2μm与100μm之间。第一薄化过程可以通过机械研磨工艺提供。如果晶片44的厚度t2比第一裸片12的厚度t1薄，那么可省略共同衬底32c的第一薄化步骤。

接下来，将第一模制化合物18施加于剩余共同衬底32c上方以提供模具晶片48，如图4中所图示。第一模制化合物18可为有机环氧树脂体系或类似物，且可以通过各种程序施加，例如薄片模制、包覆模制、压缩模制、转移模制、围坝填充囊封或丝网印刷囊封。在典型压缩模制中，用于施加第一模制化合物18的模制压力可以在100psi与1000psi之间。接着使用固化过程(未示出)来硬化第一模制化合物18。固化温度介于100℃与320℃之间，具体取决于哪种材料用作第一模制化合物18。

在第一模制化合物18形成之后，模具晶片48的厚度t4可以比第一裸片12的厚度t1厚。可以遵循第二薄化过程以向下薄化第一模制化合物18以提供前体晶片50，如图5中所图示。前体晶片50的厚度t5必须基本上相同于第一裸片12的厚度t1。第二薄化步骤可以通过机械研磨工艺提供。在一些情况下，如果模具晶片48的厚度t4基本上相同于第一裸片12的厚度t1，那么可省略第二薄化步骤，且前体晶片50是模具晶片48。

随后将前体晶片50单分成若干模具裸片52，如图6中所示。在此，每一模具裸片52包含第二裸片14和第二裸片14上方的第一模制化合物18，且具有基本上相同于第一裸片12的厚度t1的厚度t5。在每一模具裸片52中，第一模制化合物18的外围和第二裸片14的第二硅衬底32的外围是一致的。

接下来，一个模具裸片52(包含一个第二裸片14)和一个第一裸片12放置于模具条带54上，如图7中所图示。在此，第一裸片12的第一硅衬底46和模具裸片52的第一模制化合物18与模具条带54接触，且可以延伸进入模具条带54达约3μm的深度d1。第一裸片凸块28和第二裸片凸块34向上放置。由于第一裸片12和模具裸片52具有相同厚度，因此每一第一裸片凸块28的一端和每一第二裸片凸块34的一端基本上在同一平面。

在不同应用中，可能存在放置于模具条带54上的更少或更多裸片。如果第一裸片12不提供mems组件且由soi结构形成，那么可省略包含第二裸片14的模具裸片52。因此，可省略图3-图6中示出的制造步骤。如果第一裸片12提供mems组件，那么模具裸片52内的第二裸片14可以提供控制第一裸片12内的mems组件的cmos控制器(未示出)。

随后在模具条带54上方施加第二模制化合物20以囊封第一裸片12和模具裸片52，如图8中所图示。第二模制化合物20可为有机环氧树脂体系或类似物，且可以通过各种程序施加，例如薄片模制、包覆模制、压缩模制、转移模制、围坝填充囊封，或丝网印刷囊封。在典型压缩模制中，用于施加第二模制化合物20的模制压力可以在100psi与1000psi之间。由于第一裸片12和模具裸片52相对地厚，因此在此模制步骤期间第一裸片12和模具裸片52不会发生竖直变形。

接着使用固化过程(未示出)来硬化第二模制化合物20。固化温度介于100℃与320℃之间，具体取决于哪种材料用作第二模制化合物20。遵循研磨工艺(未示出)来提供第二模制化合物20的平坦化顶部表面。移除模具条带54以提供前体封装56，其随后被倒置翻转，如图9中所图示。在此，第二模制化合物20驻留于第一裸片12和模具裸片52周围和下方，且没有在第一裸片12的第一硅衬底46和模具裸片52的第一模制化合物18上方延伸的部分。第一裸片12的第一硅衬底46和模具裸片52的第一模制化合物18在前体封装56的顶部处通过第二模制化合物20暴露。在翻转之后，第二模制化合物20具有平坦化底部表面，且囊封向下的第一裸片凸块28和向下的第二裸片凸块34。

由于第一裸片12的第一硅衬底46和模具裸片52的第一模制化合物18可以延伸进入模具条带54，因此在移除模具条带54之后，前体封装56的顶部表面可能不是平坦的。第一硅衬底46的背侧和第一模制化合物18的顶部表面可以不与第二模制化合物20的顶部表面齐平。图10示出前体封装56的顶部表面被平坦化以提供模具封装58。平坦化步骤可以通过机械研磨工艺提供。模具封装58的顶部表面是基本上平坦的，其中第一模制化合物18的顶部表面、第二模制化合物20的顶部表面和第一硅衬底46的背侧是共面的，且暴露于外部环境。

图11-图16示出从图10中示出的模具封装58提供图1中示出的wlfo封装10的步骤。尽管示例性步骤说明为系列，但示例性步骤不一定取决于次序。一些步骤可能以与所呈现的次序不同的次序进行。另外，本公开的范围内的过程可包含比图11-图16中说明的过程更少或更多的步骤。

首先，基本上移除第一硅衬底46以提供经蚀刻封装60，如图11中所图示。从第一裸片12移除第一硅衬底46提供第一经薄化裸片12t，且在第二模制化合物20内和第一经薄化裸片12t上方形成开口42。在此，基本上移除硅衬底指代移除整个硅衬底的至少95％且留下硅衬底的至多2μm。在所需情况中，完全移除第一硅衬底46，使得第一经薄化裸片12t的第一电介质层26在开口42的底部处暴露。

第一硅衬底46的移除可以通过蚀刻工艺用潮湿/干燥蚀刻剂化学品提供，所述化学品可以是tmah、koh、ach、naoh或类似物。第一电介质层26可以充当蚀刻停止层以保护第一经薄化裸片12t的第一装置层24。第二模制化合物20保护第一经薄化裸片12t的侧壁和底部表面不受蚀刻剂化学品影响。另外，第一模制化合物18和第二模制化合物20的组合囊封且保护第二裸片14不受潮湿/干燥蚀刻剂化学品影响。

接下来，施加第三模制化合物22以基本上填充开口42，如图12a中所图示。在此，基本上填充开口指代填充整个开口的至少75％。第三模制化合物22直接驻留于第一经薄化裸片12t的顶部表面上方。如果开口42中没有留下第一硅衬底46，那么第三模制化合物22将直接驻留于第一电介质层26上方。在一些情况下，第三模制化合物22的一部分还可以驻留于第一模制化合物18和第二模制化合物20上方。第三模制化合物22通过第一模制化合物18与第二裸片14分离。第二裸片12的顶部表面与第一模制化合物18接触。

第三模制化合物22可以具有大于2w/m·k或大于10w/m·k的热导率，且具有大于1e6ohm-cm的电阻率。第三模制化合物22可以由热塑性材料或热固性材料形成，例如pps、掺杂有氮化硼或氧化铝热添加剂的包覆模制环氧树脂，或类似物。第一模制化合物18、第二模制化合物20和第三模制化合物22可以由相同材料或不同材料形成。举例来说，第一模制化合物18和第二模制化合物20可以由相同材料形成，而第三模制化合物22由不同材料形成。不同于第三模制化合物22，第一模制化合物18和第二模制化合物20并不具有热导率要求。

第三模制化合物22可通过各种程序涂覆，例如薄片模制、包覆模制、压缩模制、转移模制、围坝填充囊封或丝网印刷囊封。在第三模制化合物22的模制工艺期间，在整个经蚀刻封装60上液化和模制压力可能不均匀。因为第一经薄化裸片12t和在第一经薄化裸片12t正下方的第二模制化合物20的一部分比经蚀刻封装60的其它部分薄，所以它们可能比经蚀刻封装60的其它部分经历更多变形。在典型压缩模制中，如果第三模制化合物22由高热导率材料(>＝2w/m·k)形成，那么用于施加第三模制化合物22的模制压力和温度可以分别在250psi与1000psi之间和100℃与350℃之间。接着使用固化过程(未示出)来硬化第三模制化合物22。取决于哪种材料用作第三模制化合物22，固化温度在100℃与320℃之间。遵循研磨工艺(未示出)来提供第三模制化合物22的平坦化顶部表面。

应注意，第一经薄化裸片12t和第一经薄化裸片12t下方的第二模制化合物部分20的组合可以具有至少8μm的厚度。第一经薄化裸片12t下方不存在气隙，且第二模制化合物20的底部表面是平坦化的。因此，在第三模制化合物22的模制步骤期间第一经薄化裸片12t不会发生竖直变形。然而，如果第一经薄化裸片12t下方未形成第二模制化合物20，特别是未填充竖直地在第一经薄化裸片12t下方的第一裸片凸块28之间的间隙，那么在第三模制化合物22的模制步骤期间可能发生第一经薄化裸片12t的竖直变形。在第一经薄化裸片12t下方竖直地间隙中无支撑的情况下，第一经薄化裸片12t不会经受高竖直模制压力。

在一些应用中，第三模制化合物22不覆盖第一模制化合物18的顶部表面或第二模制化合物20的顶部表面。实际上，第三模制化合物22的顶部表面、第一模制化合物18的顶部表面和第二模制化合物20的顶部表面是共面的，如图12b中所图示。此外，如果第三模制化合物22的一部分驻留于第一模制化合物18和第二模制化合物20上方，那么可以施加研磨工艺以向下薄化第三模制化合物22，直到第一模制化合物18、第二模制化合物20和第三模制化合物22是共面的。

另外，如果第一模制化合物18、第二模制化合物20和第三模制化合物22的顶部表面是共面的，那么可能存在施加于第一模制化合物18、第二模制化合物20和第三模制化合物22上方的第四模制化合物62，如图12c中所图示。在此，第四模制化合物62可以由与第一模制化合物18、第二模制化合物20和/或第三模制化合物22相同或不同的材料形成。举例来说，第一模制化合物18、第二模制化合物20和第四模制化合物62由相同材料形成，而第三模制化合物22由不同材料形成。类似于第一模制化合物18和第二模制化合物20，第四模制化合物62不具有热导率要求。第四模制化合物62可通过各种程序涂覆，例如薄片模制、包覆模制、压缩模制、转移模制、围坝填充囊封或丝网印刷囊封。接着使用固化过程(未示出)来硬化第四模制化合物62。取决于哪种材料用作第四模制化合物62，固化温度在100℃与320℃之间。遵循研磨工艺(未示出)来提供第四模制化合物62的平坦化顶部表面。

在施加第三模制化合物22之后，将第二模制化合物20薄化以暴露每一第一裸片凸块28和每一第二裸片凸块34，如图13中所图示。在此，由于每一第一裸片凸块28的末端和每一第二裸片凸块34的末端在同一平面，因此每一第一裸片凸块28和每一第二裸片凸块34可以同时暴露。另外，由于第一裸片凸块28从第一经薄化裸片12t的底部表面突出且第二裸片凸块34从第二裸片12的底部表面突出，因此第一经薄化裸片12t的底部表面和第二裸片14的底部表面仍完全被第二模制化合物20覆盖。薄化程序可利用机械研磨工艺完成。

参考图14至16，根据本公开的一个实施例形成多层重布结构16。虽然重布步骤以系列示出，但重布步骤不一定是按次序的。一些步骤可能以与所呈现的次序不同的次序进行。此外，本公开的范围内的重布步骤可包含比图14-图16中示出的那些更少或更多的步骤。

首先在第二模制化合物20下方形成若干重布互连件36，如图14中所图示。出于此图示的目的，重布互连件36包含三个第一重布互连件36(1)和一个第二重布互连件36(2)。在不同应用中，重布互连件36可包含更少或更多的第一重布互连件36(1)/第二重布互连件36(2)。每一第一重布互连件36(1)电耦合到暴露的第一裸片凸块28和第二裸片凸块34中的对应一个。第二重布互连件36(2)被配置成将一个第一裸片凸块28连接到对应第二裸片凸块34，使得第一经薄化裸片12t连接到第二裸片14。重布互连件36与第一裸片凸块28/第二裸片凸块34之间的连接是无焊料的。

接下来，在第二模制化合物20下方形成电介质图案38以部分地囊封每一第一重布互连件36(1)，如图15中所图示。因此，每一第一重布互连件36(1)的一部分通过电介质图案38暴露。此外，电介质图案38完全囊封第二重布互连件36(2)。在此，没有第二重布互连件36(2)的部分通过电介质图案38暴露。在不同应用中，可能存在通过电介质图案38以及形成于电介质图案38下方的额外电介质图案(未示出)电耦合到重布互连件36的额外重布互连件(未示出)，使得每一额外重布互连件的底部部分暴露。

最后，若干封装接触件40形成以完成多层重布结构16且提供wlfo封装10，如图16中所图示。每一封装接触件50形成于多层重布结构16的底部处，且通过电介质图案38电耦合到对应第一重布互连件36(1)的暴露部分。因此，第一重布互连件36(1)将封装接触件40连接到第一裸片凸块28和第二裸片凸块34中的某些裸片凸块。另外，封装接触件40彼此分开且在电介质图案38下方延伸。

多层重布结构16可以不含玻璃纤维或不含玻璃。在此，玻璃纤维指代扭曲而变为较大分组的个别玻璃链。这些玻璃链可以随后被编织为织物。电介质图案38可以由苯并环丁烯(bcb)、聚酰亚胺或其它电介质材料形成。重布互连件36可以由铜或其它合适的金属形成。封装接触件40可以由铜、金、镍和钯中的至少一个形成。多层重布结构16可以具有2μm与300μm之间的厚度。

所属领域的技术人员将认识到对本公开的优选实施例的改善和修改。所有此类改善和修改被视为在本文中公开的概念和所附的权利要求书的范围内。