阵列面板及其制作方法与流程

本发明涉及显示技术领域，尤其涉及一种阵列面板及其制作方法。

背景技术：

amoled(active-matrixorganiclight-emittingdiode，主动矩阵有机发光二极管)显示面板以其轻薄、可弯曲、可穿戴等优点成为下一代显示技术的杰出代表。

在显示面板工业中，随着目前显示行业中大尺寸化，高解析度的需求越来越强烈，对有源层半导体器件充放电提出了更高的要求。igzo(indiumgalliumzincoxide，铟镓锌氧化物)是一种含有铟、镓和锌的非晶氧化物，其具有高迁移率，载流子迁移率是非晶硅的20～30倍，可以大大提高tft(thin-filmtransistor，薄膜晶体管)对像素电极的充放电速率，具有高开态电流、低关态电流可以迅速开关，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在显示面板中成为可能。但是，现有的铟镓锌氧化物薄膜晶体管的制备工艺中，为了减小源极、漏极与氧化物半导体层的沟道区的接触阻抗，需要对其进行导体化。目前，常用的导体化方法是运用氢气、氦气、氩气或氮气等气体进行导体化处理。然而，应用此类方法进行处理时往往会引入其他杂质气体，影响tft的稳定性。

故，有必要提出一种新的技术方案，以解决上述技术问题。

技术实现要素：

本发明实施例提供一种阵列面板及其制作方法，用于提高阵列面板中tft的稳定性。

本发明实施例提供一种阵列面板的制作方法，包括：

步骤a：形成第一器件板，所述第一器件板包括基板层、缓冲层、半导体层、栅极绝缘层和栅极；

步骤b：形成氧化物材料层和所述半导体的导体化部分，其中，所述氧化物材料层覆盖第一器件板，所述导体化部分与所述半导体层未被覆盖部分对应；

步骤c：在所述氧化物材料层上形成第二器件板，所述第二器件板包括源极、漏极、平坦化层、像素定义层、阳极、有机发光层、阴极、封装层，其中，所述源极和所述漏极与所述导体化部分电连接。

在本发明的阵列面板的制作方法中，所述步骤b包括：

步骤b1：将前驱体通入所述第一器件板所在的空间，以使所述前驱体对所述半导体的部分区域进行导体化，以形成所述导体化部分；

步骤b2：将金属材料通入所述第一器件板所在的空间，以使所述金属材料与所述前驱体反应，以形成所述氧化物材料层。

在本发明的阵列面板的制作方法中，所述步骤b还包括：

步骤b3：注入所述前驱体以形成位于所述第一器件板上的吸附层。

在本发明的阵列面板的制作方法中，所述步骤b2包括：

步骤b21：形成位于所述第一器件板上的活化层；

步骤b22：通入所述金属材料，以使所述活化层与所述金属材料反应，以形成所述氧化物材料层。

在本发明的阵列面板的制作方法中，所述步骤b21包括：

将活性剂通入所述第一器件板所在的空间，以使所述前驱体与活性剂反应，形成所述活化层。

在本发明的阵列面板的制作方法中，所述前驱体的材料包括水。

在本发明的阵列面板的制作方法中，所述步骤b2包括：

采用原子层沉积技术在所述第一器件板上沉积所述氧化物材料层，所述氧化物材料层的厚度为50～2000埃。

在本发明的阵列面板的制作方法中，所述步骤a包括：

提供一基底；

在所述衬底上形成柔性衬底层，以形成所述基板层；

在所述基板层上依次形成所述缓冲层、所述半导体层、所述栅极绝缘层和所述栅极。

在本发明的阵列面板的制作方法中，所述方法还包括：

形成层间介质层。

本发明实施例还提供一种阵列面板，其包括由上述任一阵列面板的制作方法制成。

相较于现有技术中阵列面板的薄膜晶体管的制作，本发明实施例将前驱体通入第一器件板所在的空间，前驱体吸附在第一器件板表面并与半导体层130为被覆盖的部分结合产生电子，电子的产生促使半导体层未被覆盖部分导体化，形成导体化部分，进而实现源极和漏极与半导体层的低接触阻抗，经过导体化之后的导体化部分与源极和漏极电连接，其电阻降低，能级也降低。

同时，氧化物材料层又能防止氧气、水蒸气、氮气等第三方气体损害导体化部分，提高阵列面板的稳定性。

并且，本申请实施例中制备的氧化物材料层可以替代传统的氧化铟镓锌薄膜晶体管器件中层间介质层的siox或者sinx和siox膜层，从而减少制作工艺。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的阵列面板的制作方法的流程图；

图2至图6为本发明实施例提供的阵列面板的制作方法的示意图；

图7为本发明实施例提供的阵列面板的制作方法/阵列面板的示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本发明具体实施例，其不应被视为限制本发明未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。

如图1所示，本发明实施例提供一种阵列面板的制作方法，所述方法包括：

s1：形成第一器件板，所述第一器件板包括基板层、缓冲层、半导体层、栅极绝缘层和栅极；

s2：形成氧化物材料层和所述半导体层的导体化部分，其中，所述氧化物材料层覆盖第一器件板，所述导体化部分与所述半导体层未被覆盖部分对应；

s3：在所述氧化物材料层上形成第二器件板，所述第二器件板包括源极、漏极、平坦化层、像素定义层、阳极、有机发光层、阴极、封装层，其中，所述源极和所述漏极与所述导体化部分电连接。

具体的，如图2所示，步骤s1包括：

提供一基底111；

在所述基底111上形成柔性衬底层112，以形成所述基板层110；

在所述基板层上依次形成所述缓冲层120、所述半导体层130、所述栅极绝缘层140和所述栅极150。

其中，在基底111上利用化学气相沉积法(chemicalvapordeposition，cvd)形成柔性衬底层112，其中，基底111可以是玻璃基底或是其他基底材料，在此不做限定，柔性衬底层112的材料是pi(聚酰亚胺)、pet(聚二甲酸乙二醇酯)、pen(聚萘二甲酸乙二醇脂)、pc(聚碳酸酯)、pes(聚醚砜)、par(含有聚芳酯的芳族氟甲苯)或pco(多环烯烃)。

如图3所示，通过等离子体化学气相沉积(plasmachemicalvapordeposition，pcvd)工艺在基板层110上沉积缓冲层120，所述缓冲层120为为siox或者sinx和siox的复合层，沉积厚度为1500～4000埃，然后，利用物理气相沉积(physicalvapourdeposition，pvd)工艺沉积半导体层130，材料为铟镓锌氧化物半导体材料，或者是其他金属半导体材料，例如zno、cdo、tio2、al2o3、sno、cu2o、nio、coo、feo、cr2o3中的一种或者是两种及两种以上的组合；接下来，利用高温退火对刻蚀后半导体层130进行缺陷修复，其退火温度为200～400℃，时间为0.5～4小时，再依次利用黄光工艺和刻蚀工艺制得图案化半导体层130；通过等离子体增强化学气相沉积工艺沉积栅极绝缘层140，所述膜层为siox或者sinx和siox的复合层，沉积膜层厚度为1500～4000埃；最后，利用pvd工艺沉积栅极150，其材料为铝al/钼mo，或者其他金属材料，或者是铝al、钨w、铜cu中的一种或者两种及两种以上的组合，再依次利用黄光工艺和刻蚀工艺制得图案化栅极150，以形成第一器件板。其中，缓冲层120位于基板层110上并覆盖基板层110的表面，半导体层130位于缓冲层120上并部分覆盖缓冲层120表面，栅极绝缘层140位于半导体层130上并部分覆盖半导体层130表面，栅极150位于栅极绝缘层140并覆盖栅极绝缘层140表面。

接下来，如图4所示，将前驱体通入所述第一器件板所在的空间，以使所述前驱体对所述半导体的部分区域进行导体化，以形成所述导体化部分210；然后，将金属材料通入所述第一器件板所在的空间，以使所述金属材料与所述前驱体反应，以形成所述氧化物材料层200。

具体的，将第一器件板置于一密闭空间内，注入所述前驱体以形成位于所述第一器件板上的吸附层，即当前驱体达到第一器件板表面时，前驱体会在其表面化学吸附并发生表面反应，此时，前驱体与半导体层130的材料结合产生电子，发生如下反应：

m→m⁺+e^-(1)

其中，m代表前驱体，前驱体m失去电子形成m⁺。

进一步的，电子的产生促使完成导体化工艺，形成导体化部分210；然后，将金属材料通入所述第一器件板所在的空间，金属材料与吸附在第一器件板表面的吸附层发生反应，直至空间内的前驱体完全消耗，反应会自动停止并形成所述氧化物材料层200。

可选的，所述前驱体的材料为水。

具体的，当前驱体为水时，注入水以形成位于所述第一器件板上的吸附层，即当水达到第一器件板表面时，水会在其表面化学吸附并发生表面反应，此时，水与半导体层130的材料结合产生电子，发生如下反应：

h2o→h2o⁺+e^-(2)

进一步的，所述将金属材料通入所述第一器件板所在的空间，以使所述金属材料与所述前驱体反应，以形成所述氧化物材料层200，具体可以采用原子层沉积技术在所述第一器件板上沉积所述氧化物材料层200，所述氧化物材料层200的厚度为50～2000埃。

具体的，通过原子层沉积(atomiclayerdeposition，ald)工艺沉积氧化物材料层200，因为ald沉积氧化物材料层200时需要用到前驱体，前驱体与半导体层130结合后完成导体化，并利用氧化物材料层200对导体化部分210进行保护，形成稳定结构，所述氧化物材料层200的厚度为50～2000埃。

其中，原子层沉积技术又称为原子层外延技术，是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。

可选的，生成的氧化物材料层200可以是仅完成导体化工艺的较薄的膜层，其沉积厚度50～300埃。

需要说明的是，当利用氧化物材料层200对导体化部分进行保护时，氧化物材料层200覆盖在第一器件板的表面，其厚度为50～2000埃，优选厚度为50～300埃。

具体的，当前驱体为水，金属材料为三甲基铝时，水注入到第一器件板所在空间，水蒸气吸附至其表面，然后，三甲基铝被脉冲进入反应室，与水反应形成al2o3膜层。如，t1时间内，质量为m1的三甲基铝以v1的速度被脉冲进入反应室，形成第一al2o3膜层，t2时间内，质量为m2的三甲基铝以v2的速度被脉冲进入反应室，形成第二al2o3膜层，tn时间内，质量为mn的三甲基铝以vn的速度被脉冲进入反应室，形成第nal2o3膜层，即，脉冲的速度和时间是可调的，也就是说，氧化物材料层200的厚度是可控的。

需要说明的是，在本发明中，前驱体可以是水，也可以是其他物质，金属材料可以是含金属的有机物，例如，三甲基铝(trimethylaluminum，tma)，三乙基铝，或是金属无机化合物，在此不做限定。

在本发明实施例中，首先将前驱体通入第一器件板所在的空间，前驱体吸附在第一器件板表面并与半导体层130为被覆盖的部分结合产生电子，电子的产生促使半导体层130未被覆盖部分导体化，形成导体化部分210，进而实现源极和漏极与半导体层130的低接触阻抗，经过导体化之后的导体化部分与源极和漏极电连接，其电阻降低，能级也降低。

同时，氧化物材料层又能防止氧气、水蒸气、氮气等第三方气体损害导体化部分，提高阵列面板中tft的稳定性。

进一步的，所述将金属材料通入所述第一器件板所在的空间，以使所述金属材料与所述前驱体反应，以形成所述氧化物材料层200，具体还包括，形成位于所述第一器件板上的活化层，通入所述金属材料，以使所述活化层与所述金属材料反应，以形成所述氧化物材料层200。

具体的，将活性剂通入所述第一器件板所在的空间，以使所述前驱体与活性剂反应，形成所述活化层，所述活化层与所述金属材料反应，以形成所述氧化物材料层200。

可选的，如图5所示，在形成氧化物材料层200之后，还包括：

形成层间介质层220。

具体的，通过等离子增强化学气相沉积工艺沉积层间介质层220(interlayerdielectriclayer，ild)，所述膜层为siox或者sinx和siox的复合层，沉积厚度为1500～4000埃,再依次利用黄光工艺和刻蚀工艺制得图案化层间介质层220。

需要说明的是，在本发明实施例中，氧化物材料层200也可以代替层间介质层220。

如图6所示，通过pvd工艺分别沉积形成源极310和漏极320，所述材料为钼mo/铝al，也可为其他金属材料，例如，也可以是钼、钛、铝和铜中的一种或者多种堆栈结构；接下来，依次利用黄光工艺和刻蚀工艺制得图案化源极310和漏极320，其膜层厚度为2000～5500埃，其中，源极310和漏极320与导体化部分210电连接，最后，如图7所示，依次沉积形成平坦化层330、像素定义层370、阳极340、有机发光层350、阴极360、封装层380。

需要说明的是，在本发明实施例中，每一次光罩工艺分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀。在各个步骤中光罩工艺的参数可能有所不同，但是在显示技术领域，光罩工艺已经是现有的比较成熟的工艺技术。

本发明实施例还提供一种阵列面板，其包括上述所述的任一阵列面板的制作方法制成。

具体的，如图7所示，由上述所述的任一阵列面板的制作方法制作的阵列面板，包括：

第一器件板，第一器件板包括基板层110、缓冲层120、半导体层130、栅极绝缘层140和栅极150，其中，基板层110包括基底111和柔性衬底层112，基底112位于柔性衬底层111上并覆盖柔性衬底层111的表面，缓冲层120位于柔性衬底层112上并覆盖基板层110的表面，半导体层130位于缓冲层120上并部分覆盖缓冲层120表面，栅极绝缘层140位于半导体层130上并部分覆盖半导体层130表面，栅极150位于栅极绝缘层140并覆盖栅极绝缘层140表面；

氧化物材料层200和半导体层130的导体化部分210，其中，氧化物材料层200覆盖第一器件板，导体化部分是在形成氧化物材料层200的过程中形成的，并与半导体层未被栅极绝缘层140覆盖部分对应；

第二器件板，第二器件板包括源极310、漏极320、平坦化层330、像素定义层370、阳极340、有机发光层350、阴极360、封装层380，其中，所述源极310和所述漏极320与所述导体化部分210电连接。

可选的，本发明实施例中的阵列面板还包括：

层间介质层220，层间介质层220位于氧化物材料层200上并覆盖氧化物材料层200的表面，层间介质层220也可以用氧化物材料层200替代。

相较于现有技术中阵列面板的薄膜晶体管的制作，本发明实施例将前驱体通入第一器件板所在的空间，前驱体吸附在第一器件板表面并与半导体层130为被覆盖的部分结合产生电子，电子的产生促使半导体层未被覆盖部分导体化，形成导体化部分，进而实现源极和漏极与半导体层的低接触阻抗，经过导体化之后的导体化部分与源极和漏极电连接，其电阻降低，能级也降低。

同时，氧化物材料层又能防止氧气、水蒸气、氮气等第三方气体损害导体化部分，提高阵列面板的稳定性。

并且，本申请实施例中制备的氧化物材料层可以替代传统的氧化铟镓锌薄膜晶体管器件中层间介质层的siox或者sinx和siox膜层，从而减少制作工艺。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。