芯片封装结构及存储器的制作方法

本实用新型涉及芯片封装技术领域，特别涉及一种芯片封装结构及存储器。

背景技术：

现代便捷式电子产品对微电子封装提出了更高的要求，其对更轻、更薄、更小、高可靠性、低功耗的不断追求，推动着微电子封装朝着密度更高的三维立体封装方式发展。

其中，多芯片堆叠技术是三维立体封装的基本工作，特别是针对存储类产品，多层芯片堆叠技术决定了产品尺寸能够缩小的程度以及产品元件的集成度。

在目前现有的芯片封装结构内，不同规格、类型、大小的芯片晶圆互相堆叠，位于上层位置的芯片晶圆一般呈悬空状态，因芯片晶圆较薄的原因，在做打线操作时，芯片晶圆碎裂的概率较大，封装操作条件不够稳定、不够可靠；此外，若芯片晶圆之间间距过大，由于金线非常细，在打线时也会容易发生金线断裂，即使打线成功，过长的金线会使得成本增加，以及在后续的封装过程中也会因外力原因而更为容易断裂；若芯片晶圆之间间距过小，金线上所形成的弧度部分易碰触到上方芯片晶圆而出现短路的情况，影响存储产品质量以及数据传输的稳定性。

技术实现要素：

本实用新型的主要目的是提出一种芯片封装结构，旨在解决背景技术中所存在的技术问题。

为实现上述目的，本实用新型提出一种芯片封装结构，该芯片封装结构包括pcb基板和位于所述pcb基板上且从下至上依次设置的dram芯片晶圆组、fow层及flash芯片晶圆组，其中，

所述dram芯片晶圆组包括从下至上依次错位堆叠的第一dram芯片晶圆、第二dram芯片晶圆、第三dram芯片晶圆和第四dram芯片晶圆，所述flash芯片晶圆组包括从下至上错位堆叠的第一flash芯片晶圆和第二flash芯片晶圆，各相邻dram芯片晶圆以及各相邻flash芯片晶圆之间设有第一垫层；

所述fow层与所述dram芯片晶圆组错位设置以构成位于所述fow层与pcb基板之间的悬空区域，所述悬空区域内设置有位于所述pcb基板上、用于支撑所述fow层的垫片。

优选地，各dram芯片晶圆的上表面设有若干显露于其错位位置处的第一端口，所述第二dram芯片晶圆与所述第一dram芯片晶圆以及所述第三dram芯片晶圆与所述第二dram芯片晶圆的错位方向为第一方向，所述第四dram芯片晶圆与所述第三芯片晶圆的错位方向为与所述第一方向相反的第二方向，其中，

所述第二dram芯片晶圆与所述第一dram芯片晶圆的第一端口之间的错位距离为0.15mm～0.25mm，所述第三dram芯片晶圆与所述第二dram芯片晶圆的第一端口之间的错位距离为0.1mm～0.2mm，所述第四dram芯片晶圆与所述第三dram芯片晶圆的第一端口之间的错位距离为0.15mm～0.25mm。

优选地，各flash芯片晶圆的上表面设有若干显露于其错位位置处的第二端口，所述第二flash芯片晶圆与所述第一flash芯片晶圆的错位方向为与所述第一方向和第二方向水平垂直的第三方向，其中，

所述第二flash芯片晶圆与所述第一flash芯片晶圆的第二端口之间的错位距离为0.2mm～0.3mm。

优选地，所述第一dram芯片晶圆背离所述垫片的侧边与所述pcb基板的边沿之间的距离为1mm～2mm，所述第四dram芯片晶圆背离所述垫片的侧边与所述fow层的边沿之间的错位距离为0.2～0.3mm，所述垫片与所述pcb基板的边沿之间的距离为0.25mm～0.35mm。

优选地，所述芯片封装结构还包括设于所述pcb基板上的控制器，所述控制器位于所述dram芯片晶圆组的一侧且处于其非错位方向上，所述控制器与所述dram芯片晶圆组之间的间隔距离为0.15mm～0.25mm，所述dram芯片晶圆组背离所述控制器的侧边与所述pcb基板的边沿之间的距离为0.5mm～0.6mm。

优选地，所述第一dram芯片晶圆与所述pcb基板之间设有第二垫层，所述第一垫层和第二垫层的高度为10μm～20μm。

优选地，所述fow层的高度为50μm～70μm。

优选地，所述垫片为间隔设置的若干个。

优选地，所述pcb基板的上表面设有金手指接口，所述pcb基板的下表面设有若干个锡球。

本实用新型还提出一种存储器，该存储器包括主板和前述记载的所述的芯片封装结构，所述芯片封装结构设置在所述主板上；所述芯片封装结构包括pcb基板和位于所述pcb基板上且从下至上依次设置的dram芯片晶圆组、fow层及flash芯片晶圆组，其中，

所述dram芯片晶圆组包括从下至上依次错位堆叠的第一dram芯片晶圆、第二dram芯片晶圆、第三dram芯片晶圆和第四dram芯片晶圆，所述flash芯片晶圆组包括从下至上错位堆叠的第一flash芯片晶圆和第二flash芯片晶圆，各相邻dram芯片晶圆以及各相邻flash芯片晶圆之间设有第一垫层；

所述fow层与所述dram芯片晶圆组错位设置以构成位于所述fow层与pcb基板之间的悬空区域，所述悬空区域内设置有位于所述pcb基板上、用于支撑所述fow层的垫片。

本实用新型实施例技术方案所提出的芯片封装结构，由pcb基板、dram芯片晶圆组、fow层和flash芯片晶圆组组成，若干个dram芯片晶圆以及若干个flash芯片晶圆在竖直方向上依次堆叠，各相邻的dram芯片晶圆以及各相邻flash芯片晶圆之间通过所设的第一垫层以保证间距大小适中，金线不易断裂且不会过长，有助于降低成本，金线上所形成的弧度部分不易碰触到上方芯片晶圆，从而避免出现短路的情况，有助于提升存储产品质量以及数据传输的稳定性；并且，fow层及其上的flash芯片晶圆通过所设的垫片支撑，可为后续的打线、封装操作提供稳定的打线结构，降低芯片晶圆碎裂的风险，封装操作条件稳定可靠。

附图说明

图1为本实用新型一实施例中芯片封装结构的结构示意图；

图2为图1中芯片封装结构另一视角下的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本实用新型中的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型提出一种芯片封装结构，参照图1和图2，该芯片封装结构包括pcb基板1和位于pcb基板1上且从下至上依次设置的dram芯片晶圆组2、fow层3及flash芯片晶圆组4，其中，

dram芯片晶圆组2包括从下至上依次错位堆叠的第一dram芯片晶圆21、第二dram芯片晶圆22、第三dram芯片晶圆23和第四dram芯片晶圆24，flash芯片晶圆组4包括从下至上错位堆叠的第一flash芯片晶圆41和第二flash芯片晶圆42，各相邻dram芯片晶圆以及各相邻flash芯片晶圆之间设有第一垫层；

fow层3与dram芯片晶圆组2错位设置以构成位于fow层3与pcb基板1之间的悬空区域，悬空区域内设置有位于pcb基板1上、用于支撑fow层3的垫片5。

本实施例所涉及的芯片封装结构为存储芯片的三维立体封装，具体地，其主要由pcb基板1、dram芯片晶圆组2、fow层3和flash芯片晶圆组4组成，并且dram芯片晶圆组2、fow层3和flash芯片晶圆组4位于pcb基板1上，从下至上依次堆叠设置，其中：

所涉及的pcb基板1的上表面划分出安装位以安装dram芯片晶圆组2、fow层3及flash芯片晶圆组4，此外，pcb基板110上还可划分出其它的安装位以安装有其它元件，在此不一一列明。其中，作为优设，pcb基板1的尺寸大小为长13mm、宽11.5mm、高0.18mm。

所涉及的dram(dynamicrandomaccessmemory，动态随机存取存储器)芯片晶圆组2由第一dram芯片晶圆21、第二dram芯片晶圆22、第三dram芯片晶圆23和第四dram芯片晶圆24成，其中，第一dram芯片晶圆21、第二dram芯片晶圆22、第三dram芯片晶圆23和第四dram芯片晶圆24尺寸大小一致，并且从下至上依次错位堆叠。作为优设，dram芯片晶圆的尺寸大小为长8.57mm、宽8.11mm、高0.06mm。所涉及的flash芯片晶圆组4由第一flash芯片晶圆41和第二flash芯片晶圆42成，其中，第一flash芯片晶圆41和第二flash芯片晶圆42尺寸大小一致，并且从下至上错位堆叠。作为优设，flash芯片晶圆的尺寸大小为长11.3067mm、宽7.4249mm、高0.06mm。

其中，任意的相邻dram芯片晶圆以及相邻flash芯片晶圆之间设有第一垫层，通过所设第一垫层，相邻dram芯片晶圆之间以及相邻flash芯片晶圆间隔一定距离，第一垫层的高度即相邻dram芯片晶圆之间以及相邻flash芯片晶圆之间的间距。作为优选，第一垫层采用daf-环氧树脂材料制成，其高度范围为10～50μm，根据实际需求设置，在此不作限定。该dram芯片晶圆组2中，单个dram芯片晶圆容量为16gb，故总容量为64gb。该flash芯片晶圆组4中，单个flash芯片晶圆容量为64gb，故总容量为128gb。

所涉及的fow(filmonwire)层3是一种新支撑型的芯片粘合剂，一般为薄膜形态，用于支撑flash芯片晶圆，并且可实现dram芯片晶圆与flash芯片晶圆的间隔，避免下方所打金线与上方芯片晶圆之间接触而出现短路。作为优选，fow层3采用hr-400-s34-环氧树脂材料制成，其高度范围为50～100μm，根据实际需求设置，在此不作限定。其中，作为优设，fow层3的面积大小与flash芯片晶圆一致，其与上方的第一flash芯片晶圆41重合堆叠设置。

其中，fow层3与dram芯片晶圆组2错位设置所形成的悬空部分，通过所设垫片5以进行支撑，垫片5的高度、数量以及布置位置根据实际情况设置。作为优选，垫片5采用二氧化硅材料制成，不仅可形成对fow层3及其上flash芯片晶圆的稳固支撑，而且还具备导热特性，芯片晶圆产生的热量通过垫片5可快速传导至pcb基板1上，加快散热速度，进一步提升存储产品的工作性能。作为优设，垫片5的尺寸大小为长3mm、宽1.5mm。

当然，在进行封装时，pcb基板1上还设有封装层(图中未示出)，封装层与pcb基板1贴合以实现pcb基板1上包括dram芯片晶圆、flash芯片晶圆等各元件的封装。其中，封装层优选环氧树脂材料制成。

本芯片封装结构由pcb基板1、dram芯片晶圆组2、fow层3和flash芯片晶圆组4组成，若干个dram芯片晶圆以及若干个flash芯片晶圆在竖直方向上依次堆叠，各相邻的dram芯片晶圆以及各相邻flash芯片晶圆之间通过所设的第一垫层以保证间距大小适中，金线不易断裂且不会过长，有助于降低成本，金线上所形成的弧度部分不易碰触到上方芯片晶圆，从而避免出现短路的情况，有助于提升存储产品质量以及数据传输的稳定性；并且，fow层3及其上的flash芯片晶圆通过所设的垫片5支撑，可为后续的打线、封装操作提供稳定的打线结构，降低芯片晶圆碎裂的风险，封装操作条件稳定可靠。

在一较佳实施例中，参照图1，各dram芯片晶圆的上表面设有若干显露于其错位位置处的第一端口2a，第二dram芯片晶圆22与第一dram芯片晶圆21以及第三dram芯片晶圆23与第二dram芯片晶圆22的错位方向为第一方向，第四dram芯片晶圆24与第三芯片晶圆的错位方向为与第一方向相反的第二方向，其中，

第二dram芯片晶圆22与第一dram芯片晶圆21的第一端口2a之间的错位距离为0.15mm～0.25mm，第三dram芯片晶圆23与第二dram芯片晶圆22的第一端口2a之间的错位距离为0.1mm～0.2mm，第四dram芯片晶圆24与第三dram芯片晶圆23的第一端口2a之间的错位距离为0.15mm～0.25mm。

其中，dram芯片晶圆上所设的第一端口2a可与其它dram芯片晶圆或pcb基板1通过金线连接，若干第一端口2a在dram芯片晶圆的上表面靠近其边沿布置，相邻的dram芯片晶圆之间通过错位设置以使第一端口2a显露，打线操作简单方便。另外，第二dram芯片晶圆22与第一dram芯片晶圆21、第三dram芯片晶圆23与第二dram芯片晶圆22依次向第一方向错位，如向左方向，第四dram芯片晶圆24与第三dram芯片晶圆23则向第二方向错位，第二方向与第一方向相反，即向右方向，在此基础上，作为优选，第二dram芯片晶圆22与第一dram芯片晶圆21的第一端口2a之间的错位距离为0.2mm，第三dram芯片晶圆23与第二dram芯片晶圆22的第一端口2a之间的错位距离为0.15mm，第四dram芯片晶圆24与第三dram芯片晶圆23的第一端口2a之间的错位距离为0.2mm。dram芯片晶圆组2通过上述方向上的错位设置以及错位距离的设计，可使得芯片结构以及空间布局进一步优化，空间利用合理且结构紧凑。

进一步地，参照图2，各flash芯片晶圆的上表面设有若干显露于其错位位置处的第二端口4a，第二flash芯片晶圆42与第一flash芯片晶圆41的错位方向为与第一方向和第二方向水平垂直的第三方向，其中，

第二flash芯片晶圆42与第一flash芯片晶圆41的第二端口4a之间的错位距离为0.2mm～0.3mm。

其中，flash芯片晶圆上所设的第二端口4a可与其它flash芯片晶圆或pcb基板1通过金线连接，若干第二端口4a在dram芯片晶圆的上表面靠近其边沿布置，相邻的flash芯片晶圆之间通过错位设置以使第二端口4a显露，打线操作简单方便。另外，第二flash芯片晶圆42与第一flash芯片晶圆41向第三方向错位，第三方向与前述的第一方向和第二方向水平垂直，即向前或向后方向，在此基础上，作为优选，第二flash芯片晶圆42与第一flash芯片晶圆41的第二端口2a之间的错位距离为0.25mm。flash芯片晶圆组4通过上述方向上的错位设置以及错位距离的设计，可使得芯片结构以及空间布局进一步优化，空间利用合理且结构紧凑。

进一步地，参照图1，第一dram芯片晶圆21背离垫片5的侧边与pcb基板1的边沿之间的距离为1mm～2mm，第四dram芯片晶圆24背离垫片5的侧边与fow层3的边沿之间的错位距离为0.2～0.3mm，垫片5与pcb基板1的边沿之间的距离为0.25mm～0.35mm。

作为优设，在实际应用时，第一dram芯片晶圆21背离垫片5的侧边与pcb基板1的边沿之间的距离为1.413mm，第四dram芯片晶圆24背离垫片5的侧边与fow层3的边沿之间的错位距离为0.257mm，垫片5与pcb基板1的边沿之间的距离为0.28mm。通过上述多处距离的精准设计，可使得芯片结构尺寸最小化，提升芯片产品性能。

在一较佳实施例中，参照图2，芯片封装结构还包括设于pcb基板1上的控制器6，控制器6位于dram芯片晶圆组2的一侧且处于其非错位方向上，控制器6与dram芯片晶圆组2之间的间隔距离为0.15mm～0.25mm，dram芯片晶圆组2背离控制器6的侧边与pcb基板1的边沿之间的距离为0.5mm～0.6mm。即在pcb基板1的上表面划分有安装位以安装控制器6，作为优设，该控制器6位于dram芯片晶圆组2的一侧且处于其非错位方向上，在实际应用时，控制器6与dram芯片晶圆组2之间的间隔距离为0.2mm，控制器6与dram芯片晶圆组2之间的间隔距离为0.562mm。通过上述多处距离的精准设计，可进一步使得芯片结构尺寸最小化，从而提升芯片产品性能。

在一较佳实施例中，第一dram芯片晶圆21与pcb基板1之间设有第二垫层，第一垫层和第二垫层的高度为10μm～20μm。其中，该第二垫层的面积大小与第一dram芯片晶圆21一致，因pcb基板1的上表面不平整，而芯片晶圆为超薄结构且具有光滑的表面，若直接将芯片晶圆放置在pcb基板1上，在封装时容易因受力不均而造成芯片晶圆碎裂，故通过所设第二垫层以将第一dram芯片晶圆21间隔设置在pcb基板1上，可避免第一dram芯片晶圆21与pcb基板1直接接触，进一步降低芯片晶圆碎裂的风险。与上述实施例的第一垫层一致，作为优选，第二垫层采用daf-环氧树脂材料制成。并且，将第一垫层和第二垫层的高度设为10μm～20μm时，相邻dram芯片晶圆以及相邻flash芯片晶圆的间距大小适中，可较大化节省空间以及减小结构尺寸，并且打线合适，出现短路的情况可能性低。

进一步地，fow层3的高度为50μm～70μm。即当fow层3的高度为50μm～70μm时，不仅可对flash芯片晶圆进行良好支撑，并且还可较大化节省空间以及减小结构尺寸。在实际应用时，fow层3的高度优选60μm。

在一较佳实施例中，垫片5为间隔设置的若干个。通过若干个垫片5以共同支撑fow层3及其上的flash芯片晶圆，打线结构更加稳定，封装操作条件更加稳定可靠。并且，当垫片5选用二氧化硅材料制成时，若干个垫片5共同导热，还可进一步提高散热速度，提升存储产品的工作性能。具体地，垫片5为两个，且在悬空区域内间隔设置。

在一较佳实施例中，pcb基板1的上表面设有金手指接口，pcb基板1的下表面设有若干个锡球。其中，pcb基板1的上表面所设的金手指接口，用于与dram芯片晶圆、flash芯片晶圆等元件上的端口通过金线连接以实现数据通信，其数量以及布置位置根据实际情况设置，在此不作限定。另外，pcb基板1的下表面所设的锡球，其作用有二：一方面用于pcb基板1在存储器系统主板上的焊接固定，另一方面可将pcb基板1的热量传递至系统主板上，以加快芯片的散热速度。若干个锡球可在pcb基板1上均匀分布，以实现均匀导热和提高pcb板的焊接平衡性。此外，锡球的数量可根据实际情况设置，在此不作限定。作为优设，锡球高度为0.21±0.02mm。

本实用新型还提出一种存储器，该存储器包括主板和芯片封装结构，芯片封装结构设置在主板上，该芯片封装结构的具体结构参照上述实施例，由于本存储器采用了上述所有实施例的所有技术方案，因此至少具有上述实施例的技术方案所带来的全部技术效果，在此不再一一赘述。

以上所述的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。