芯片内部地平面版图结构的制作方法

本实用新型属于芯片设计技术领域，更具体地，涉及芯片内部地平面版图结构。

背景技术：

芯片版图结构中各模块，特别是射频电路模块，需要良好的接地。

现有技术中，各模块的地线需要由长线连接到地连线引脚(pad)，因此长地线占用了较大的版图面积，并且走线过长，还导致过大的寄生电感和电源和地网络上电压下降或升高(irdrop)。

此外，如果长走线采用大面积的金属层地线，会导致版图上金属局部密度过高，影响良率，也不满足版图设计规则；传统的大面积的金属连线接地，会导致接地寄生较大，并且在cmos/sige/soi等硅基工艺中无法实现；

在处理各模块到地pad的距离不同、金属密度以及打孔工艺等各类问题时，不同的版图工程师的处理方式不同，因此会导致各模块地线到地pad的走线长短、宽度各不相同，进而导致模块之间的局部地电位也各不相同；甚至，在版图设计过程中出现地线走线混乱、走线过窄不易被发现、版图设计效率低，容易出现地接触非常差的情况，极端情况下还会出现由于走线过细导致接地处熔断的问题。

技术实现要素：

本实用新型的目的是，为了克服现有技术所存在的不足而提出了芯片内部地平面版图结构，采用地线单元组成阵列对芯片内部地线版图区域进行平面铺设，实现面接地。

本实用新型提出如下技术方案。

芯片内部地平面版图采用地线单元阵列进行平面铺设，地线单元阵列包括多个相互之间能够完整对接的地线单元。

每个地线单元包括有源层和k层金属，有源层与第一层金属之间采用多个通孔连接，第一层金属与第二层金属之间采用多个通孔连接，以此类推，第k-1层金属与第k层金属之间采用多个通孔连接。

优选地，

以工艺规则要求的金属密度为限值，各层金属的宽度按最大值设计。

优选地，

有源层与第一层金属之间通孔的数量由有源层与第一层金属投影重叠的面积决定，相邻两层金属之间通孔的数量由相邻两层金属投影重叠的面积决定。

优选地，

地线单元阵列铺设在被保护信号线的正上方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

优选地，

地线单元阵列铺设在被保护信号线的正下方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

优选地，

被保护信号线从地线单元阵列中穿过时，将各地线单元中第m层金属删除，并将被保护信号线作为第m层，其中1≤m≤k；

与被保护信号线相邻的第m-1层金属和第m+1层金属为被保护信号线提供接地通路。

本实用新型采用以上技术方案，与现有技术相比，具有以下技术效果：

1、本实用新型提出的地线单元阵列应用在射频电路版图中，所有接地区域实现全面积铺设，层与层之间通过大量的通孔连接保证了连接充分，从而减少地线的寄生电阻；

2、地线单元满足全部工艺需求，因此对于任意宽度、面积和形状的接地版图区域，均不需要考虑金属密度以及打孔工艺的问题，因此地线单元阵列可以适合大部分的版图设计工艺；

3、将传统连线接地改为平面接地，实现了尽可能大的接地面积，将irdrop尽可能的降到最小，从而保证各模块的地电位一致；

4、调用多个地线单元构成阵列时，各地线单元之间无缝对接，不易出错、铺设方便。

附图说明

图1为本实用新型芯片内部地平面版图结构中单个地线单元的纵向结构示意图；

图2为本实用新型芯片内部地平面版图结构中单个地线单元的各层金属、3×3地线单元阵列的各层金属的俯视对比图；

图3为本实用新型芯片内部地平面版图结构中单个地线单元的有源层、3×3地线单元阵列的有源层的俯视对比图；

图4为本实用新型芯片内部地平面版图结构的俯视图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本申请的保护范围。

芯片内部地平面版图采用地线单元阵列进行平面铺设，地线单元阵列包括多个相互之间能够完整对接的地线单元。

每个地线单元包括有源层和k层金属，有源层与第一层金属之间采用多个通孔连接，第一层金属与第二层金属之间采用多个通孔连接，以此类推，第k-1层金属与第k层金属之间采用多个通孔连接。

本优选实施例中，地线单元的纵向结构如图1所示，该地线单元包括有源层和六层金属，有源层与第一层金属之间采用多个通孔连接，第一层金属与第二层金属之间采用多个通孔连接，以此类推，第五层金属与第六层金属之间采用多个通孔连接。

对于每个地线单元，可以根据需求在其属性中修改金属层次和通孔，方便快捷，灵活性更强。

各层金属的通孔设计是指在设计规则允许的范围内将每层金属挖小孔实现最优的接地连接方式。值得注意的是，本实用新型中通孔的设计方法包括但不限于图2中所示的挖孔方式，所属领域技术人员可以采取任何符合设计规则的挖孔方式。本优选实施例中的通孔设计是一种非限制性的较优选择。

本优选实施例中，单个地线单元中第一层至第六层金属的形状以及9个地线单元采用3×3的方式扩展为地线单元阵列中第一层至第六层金属的形状，如图2所示。

值得注意的是，各地线单元之间能够完整对接，所属领域技术人员可以根据应用需求实现多个地线单元的完整对接以形成地线单元阵列。

具体地，

以工艺规则要求的金属密度为限值，各层金属的宽度按最大值设计。

本优选实施例中，各层金属的形状如图2所示，

具体地，

有源层与第一层金属之间通孔的数量由有源层与第一层金属投影重叠的面积决定，相邻两层金属之间通孔的数量由相邻两层金属投影重叠的面积决定。

图3为有源层的版图设计示意图，由于采用地线单元的设计，地线的连接和衬底接触合二为一，从而有效减少衬底接触的寄生。图3中左下角还给出了有源层接地的地线单元，右边给出了该地线单元拼成的3×3的地线单元阵列。

具体地，

地线单元阵列铺设在被保护信号线的正上方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

具体地，

地线单元阵列铺设在被保护信号线的正下方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

具体地，

被保护信号线从地线单元阵列中穿过时，将各地线单元中第m层金属删除，并将被保护信号线作为第m层，其中1≤m≤k；

与被保护信号线相邻的第m-1层金属和第m+1层金属为被保护信号线提供接地通路。

本实用新型芯片内部地平面版图结构的如图4所示。

本实用新型采用以上技术方案，与现有技术相比，具有以下技术效果：

1、本实用新型提出的地线单元阵列应用在射频电路版图中，所有接地区域实现全面积铺设，层与层之间通过大量的通孔连接保证了连接充分，从而减少地线的寄生电阻；

2、地线单元满足全部工艺需求，因此对于任意宽度、面积和形状的接地版图区域，均不需要考虑金属密度以及打孔工艺的问题，因此地线单元阵列可以适合大部分的版图设计工艺；

3、将传统连线接地改为平面接地，实现了尽可能大的接地面积，将irdrop尽可能的降到最小，从而保证各模块的地电位一致；

4、调用多个地线单元构成阵列时，各地线单元之间无缝对接，不易出错、铺设方便。

以上所述，仅为本实用新型中的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉该技术的人在本实用新型所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本实用新型的包含范围之内，因此，本实用新型的保护范围应该以权利要求书的保护范围为准。