显示用发光元件以及具有该显示用发光元件的单元像素的制作方法

本实用新型涉及一种显示装置，尤其涉及一种用于防止表面非发光复合的显示用发光元件、具有该显示用发光元件的单元像素、像素模块及显示装置。

背景技术：

发光二极管作为无机光源，被多样地用于显示装置、车辆用灯具、一般照明等多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。

另外，现有的发光二极管在显示装置中主要用作背光源。但是，最近正在开发利用发光二极管直接呈现图像的led显示器。

显示装置通常利用蓝色、绿色及红色的混合色呈现多样的颜色。显示装置为了呈现多样的图像而包括多个像素，各个像素配备蓝色、绿色及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，而且通过这些像素的组合来呈现图像。

led可以根据其材料发出多样的颜色的光，从而可以通过将发出蓝色、绿色及红色的单个led芯片排列于二维平面上来提供显示装置。但是，微型led的尺寸非常小，例如为200微米以下，进而100微米以下，并且由于这样的小尺寸而发生多种问题。尤其，由于难以处理小尺寸的发光二极管，从而不容易在显示用面板上直接贴装发光二极管。

此外，微型led通常在发光效率较低的电流密度下进行操作。在这样的低电流密度下，表面非发光复合不饱和，因此很难提高发光效率。并且，由于微型led的小尺寸导致表面非发光复合的影响增加。尤其，由于gaas或gap系列的红色led的载流子扩散距离较大，因此，解决由于表面非发光复合引起的量子效率降低是重要的技术问题。

技术实现要素：

本实用新型要解决的技术问题在于提供一种适合于防止由表面复合引起的漏电的显示用发光元件及显示装置。

本实用新型要解决的另一技术问题在于提供一种能够缩短贴装工艺时间的单元像素及显示装置。

本实用新型要解决的又一技术问题在于提供一种适合贴装于电路基板的单元像素及具有该单元像素的显示装置。

根据本实用新型的一实施例的显示用发光元件包括：发光结构体，包括第一导电型半导体层、活性层及第二导电型半导体层，并具有使所述活性层暴露的侧面；以及绝缘区域，沿所述发光结构体的边缘而在所述第二导电型半导体层及所述活性层的厚度方向上通过离子注入形成。

所述绝缘区域可以包括所述活性层的侧面。

所述绝缘区域可以沿发光结构体的边缘形成为环形形状。

所述绝缘区域可以沿所述第一导电型半导体层的厚度方向延伸。

所述显示用发光元件可以包括：台面，布置于所述第一导电型半导体层的一部分区域上，其中，所述台面包括所述第二导电型半导体层及所述活性层，所述绝缘区域包括所述台面的侧面中的至少一部分。

所述台面的侧面中的一部分可以与所述绝缘区域隔开，所述台面的侧面中的一部分被表面保护层覆盖。

所述表面保护层可以包括al2o3、sinx或sio2。

所述显示用发光元件可以发出红色光。

所述显示用发光元件还可以包括：第一led叠层，包括所述发光结构体；第二led叠层，位于所述第一led叠层下部；以及第三led叠层，位于所述第二led叠层下部，其中，所述第二led叠层发出蓝色光，所述第三led叠层发出绿色光。

根据本实用新型的一实施例提供一种包括发光结构体的显示用发光元件，所述发光结构体包括：第一导电型半导体层；第二导电型半导体层；活性层，布置于所述第一导电型半导体层与第二导电型半导体层之间；以及氧化区域形成层，夹设于所述第二导电型半导体层与所述活性层之间，其中，所述发光结构体包括使所述活性层暴露的侧面，所述氧化区域形成层包括从所述发光结构体的侧面向内侧局部地被氧化的氧化区域。

所述氧化区域形成层可以利用含有al的iii-v族化合物半导体形成。

所述氧化区域可以形成为环形形状。

所述发光结构体可以发出红色光。

所述显示用发光元件还可以包括：第一led叠层，包括所述发光结构体；第二led叠层，位于所述第一led叠层下部；以及第三led叠层，位于所述第二led叠层下部，其中，所述第二led叠层发出蓝色光，所述第三led叠层发出绿色光。

根据本实用新型的一实施例的单元像素包括：第一发光元件；第二发光元件；以及第三发光元件，其中，所述第一发光元件至第三发光元件分别包括发光结构体，并且发出互不相同的颜色的光，所述发光结构体包括第一导电型半导体层、活性层及第二导电型半导体层并具有侧面，所述第一发光元件至第三发光元件中的至少一个包括沿所述发光结构体的边缘而在所述第二导电型半导体层及所述活性层的厚度方向上通过离子注入形成的绝缘区域。

所述第一发光元件至第三发光元件可以彼此沿横向整齐排列。

所述第一发光元件至第三发光元件可以沿垂直方向彼此层叠。

根据本实用新型的又一实施例的单元像素包括：第一发光元件；第二发光元件；以及第三发光元件，其中，所述第一发光元件至第三发光元件分别包括发光结构体，并且发出互不相同的颜色的光，所述发光结构体包括第一导电型半导体层、活性层及第二导电型半导体层并具有侧面，所述第一发光元件的发光结构体还包括夹设于所述第二导电型半导体层与所述活性层之间的氧化区域形成层，所述第一发光元件的发光结构体包括使所述活性层暴露的侧面，所述氧化区域形成层包括从所述第一发光元件的发光结构体的侧面向内侧部分被氧化的氧化区域。

所述第一发光元件至第三发光元件可以沿垂直方向彼此层叠。

根据如上所述的实施例，可以通过采用绝缘区域或者氧化区域而防止发生非发光复合，因此可以改善发光元件的发光效率。

并且，可以通过一个发光元件发出红色光、绿色光及蓝色光，从而可以减小像素面积，并且可以简化发光元件的贴装工艺。

附图说明

图1是用于说明根据本实用新型的一实施例的显示装置的示意性的平面图。

图2a是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图。

图2b是沿图2a的截取线a-a截取的示意性的剖视图。

图3a是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图。

图3b是沿图3a的截取线b-b截取的示意性的剖视图。

图4a是用于说明根据本实用新型的一实施例的单元像素的示意性的平面图。

图4b是沿图4a的截取线c-c截取的示意性的剖视图。

图5a是用于说明根据本实用新型的一实施例的像素模块的示意性的平面图。

图5b是沿图5a的截取线d-d截取的示意性的剖视图。

图5c是用于说明根据本实用新型的一实施例的像素模块的示意性的后视图。

图5d是用于说明根据本实用新型的一实施例的像素模块的示意性的电路图。

图5e是用于说明根据本实用新型的又一实施例的像素模块的示意性的电路图。

图6a、图6b及图6c分别是用于说明单元像素的多种变形例的示意性的平面图。

图7a是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图。

图7b是沿图7a的截取线e-e截取的示意性的剖视图。

图8a是用于说明根据本实用新型的一实施例的发光元件的示意性的剖视图。

图8b是用于说明根据本实用新型的一实施例的发光元件的示意性的剖视图。

图9a、图9b及图9c是用于说明根据本实用新型的一实施例的发光元件的制造方法的示意性的平面图及剖视图。

图10a及图10b是用于说明根据本实用新型的一实施例的发光元件的制造方法的示意性的平面图及剖视图。

图11是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图。

图12a及图12b分别是沿图11的截取线h-h及i-i截取的示意性的剖视图。

具体实施方式

以下，参照附图详细说明本实用新型的实施例。为了能够将本实用新型的思想充分传递给本实用新型所属技术领域的通常技术人员，作为示例提供以下介绍的实施例。因此，本实用新型并不限定于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，也可能为了便利而夸张表现构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于另一构成要素的“上部”或“上”时，不仅包括各部分均“直接”位于其他部分的“上部”或“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标记表示相同的构成要素。

根据本实用新型的一实施例的显示用发光元件包括：发光结构体，包括第一导电型半导体层、活性层及第二导电型半导体层，并具有使所述活性层暴露的侧面；以及绝缘区域，沿所述发光结构体的边缘而在所述第二导电型半导体层及所述活性层的厚度方向上形成，其中，所述绝缘区域通过离子注入形成。

通过采用所述绝缘区域，可以防止在发光结构体的表面发生非发光复合，因此可以改善发光元件的发光效率。

所述绝缘区域可以包括所述活性层的侧面。因此，可以防止电子和空穴在活性层内移动至活性层的表面而进行非发光复合。

在一实施例中，所述绝缘区域可以沿发光结构体的边缘形成为环形形状。在另一实施例中，所述绝缘区域可以沿发光结构体的边缘形成于一部分区域。

所述绝缘区域可以沿所述第一导电型半导体层的厚度方向延伸。

所述发光元件可以包括：台面，布置于所述第一导电型半导体层的一部分区域上，所述台面可以包括所述第二导电型半导体层及所述活性层，所述绝缘区域包括所述台面的侧面中的至少一部分。

另外，所述台面的侧面中的一部分可以与所述绝缘区域隔开，所述台面的侧面中与所述绝缘区域隔开的一部分可以被表面保护层覆盖。

所述表面保护层可以包括al2o3、sinx或sio2。

所述发光结构体可以分离于生长基板。

另外，所述发光元件可以发出红色光。

在一实施例中，所述发光元件还可以包括：第一led叠层，包括所述发光结构体；第二led叠层，位于所述第一led叠层下部；以及第三led叠层，位于所述第二led叠层下部，其中，所述第二led叠层可以发出蓝色光，所述第三led叠层发出绿色光。

据此，可以通过一个发光元件发出红色光、绿色光及蓝色光，从而可以减小像素面积，并且可以简化发光元件的贴装工艺。

根据本实用新型的又一实施例提供一种包括发光结构体的显示用发光元件，所述发光结构体包括：第一导电型半导体层；第二导电型半导体层；活性层，布置于所述第一导电型半导体层与第二导电型半导体层之间；以及氧化区域形成层，夹设于所述第二导电型半导体层与所述活性层之间，其中，所述发光结构体包括使所述活性层暴露的侧面，所述氧化区域形成层包括从所述发光结构体的侧面向内侧局部地被氧化的氧化区域。

利用氧化区域可以防止在发光结构体的侧面发生非发光复合。

所述氧化区域形成层可以利用含有al的iii-v族化合物半导体形成。

并且，所述氧化区域可以形成为环形形状。

进而，所述发光结构体可以发出红色光。

并且，所述发光元件还可以包括：第一led叠层，包括所述发光结构体；第二led叠层，位于所述第一led叠层下部；以及第三led叠层，位于所述第二led叠层下部，其中，所述第二led叠层可以发出蓝色光，所述第三led叠层发出绿色光。

根据本实用新型的一实施例的单元像素包括：第一发光元件；第二发光元件；以及第三发光元件，其中，所述第一发光元件至第三发光元件分别包括发光结构体，并且发出互不相同的颜色的光，所述发光结构体包括第一导电型半导体层、活性层及第二导电型半导体层并具有侧面，所述第一发光元件至第三发光元件中的至少一个包括沿所述发光结构体的边缘而在所述第二导电型半导体层及所述活性层的厚度方向上通过离子注入形成的绝缘区域。

在一实施例中，所述第一发光元件至第三发光元件可以彼此沿横向整齐排列。在另一实施例中，所述第一发光元件至第三发光元件可以沿垂直方向彼此层叠。

根据本实用新型的一实施例的单元像素包括：第一发光元件；第二发光元件；以及第三发光元件，其中，所述第一发光元件至第三发光元件分别包括发光结构体，并且发出互不相同的颜色的光，所述发光结构体包括第一导电型半导体层、活性层及第二导电型半导体层并具有侧面，所述第一发光元件的发光结构体还包括夹设于所述第二导电型半导体层与所述活性层之间的氧化区域形成层，所述第一发光元件的发光结构体包括使所述活性层暴露的侧面，所述氧化区域形成层包括从所述第一发光元件的发光结构体的侧面向内侧彼此被氧化的氧化区域。

在一实施例中，所述第一发光元件至第三发光元件可以彼此沿横向整齐排列。在另一实施例中，所述第一发光元件至第三发光元件可以沿垂直方向彼此层叠。

以下，参照附图对本实用新型的实施例进行具体说明。

图1是用于说明根据本实用新型的一实施例的显示装置10000的示意性的平面图。显示装置10000可以是微型led显示装置，并且包括智能手表、诸如虚拟现实头盔(vrheadset)的vr显示装置或诸如增强现实眼镜的ar显示装置。

参照图1，显示装置10000包括面板基板2100及多个像素模块1000。面板基板2100可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与所布置的电路电连接的垫。

多个像素模块1000整齐排列于面板基板2100上。各个像素模块1000可以包括电路基板(图5a的1001)及布置于电路基板1001上的多个单元像素100。

并且，各个单元像素100包括多个发光元件10：10a、10b、10c。发光元件10可以包括发出彼此不同颜色的光的发光元件10a、10b、10c。如图1所示，各个单元像素100内的发光元件10a、10b、10c可以排列为一列。尤其，发光元件10a、10b、10c可以相对于呈现图像的显示画面而沿垂直的方向布置。

以下，按布置于显示装置10000内的发光元件10、单元像素100及像素模块1000的顺序对显示装置10000的各个构成要素进行详细说明。

首先，图2a是用于说明根据本实用新型的一实施例的发光元件10a的示意性的平面图，图2b是沿图2a的截取线a-a截取的示意性的剖视图。另外，图3a是用于说明根据本实用新型的一实施例的发光元件10b、10c的示意性的平面图，图3b是沿图3a的截取线b-b截取的示意性的剖视图。

参照图2a及图2b，发光元件10a包括发光结构体，所述发光结构体包括第一导电型半导体层21、活性层23及第二导电型半导体层25。发光结构体还包括通过离子注入形成的绝缘区域37。并且，发光元件10a可以包括欧姆接触层27、绝缘层29、第一电极垫31以及第二电极垫33。

发光元件10a的第一导电型半导体层21、活性层23及第二导电型半导体层25可以生长在基板上。所述基板可以是gaas基板、si基板等能够用于半导体生长的多种基板。生长基板可以利用机械研磨、化学蚀刻等技术从半导体层去除。

在一实施例中，发光元件10a可以发出红色光，半导体层可以包括砷化铝镓(algaas：aluminumgalliumarsenide)、磷化镓砷(gaasp：galliumarsenidephosphide)、磷化铝镓铟(algainp：aluminumgalliumindiumphosphide)或磷化镓(gap：galliumphosphide)。

第一导电型和第二导电型为彼此相反的极性，在第一导电型为n型的情况下，第二导电型为p型，在第二导电型为p型的情况下，第二导电型为n型。

第一导电型半导体层21、活性层23及第二导电型半导体层25可以利用诸如分子束外延法、金属有机化学气相沉积法(mocvd)等公知的方法在腔室内生长于基板上。并且，第一导电型半导体层21可以包括n型杂质(例如，si、ge、sn)，第二导电型半导体层25可以包括p型杂质(例如，mg、sr、ba)。

虽然在附图中，图示了第一导电型半导体层21及第二导电型半导体层25分别为单层的情形，但是这些层也可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且调节氮化物系半导体的组成比以使其发出所期望的波长。例如，对于发光元件10a而言，活性层23可以发出红色光。

另外，所述第一导电型半导体层21可以具有通过表面纹理化产生的凹凸。表面纹理化例如可以通过利用干式蚀刻工艺的图案化来执行。例如，可以形成锥形形状的突出部，锥形的高度可以为2.5μm至3μm，锥形的间隔可以为1.5μm至2μm，锥形的底部直径可以为约3μm。通过在第一导电型半导体层21的表面形成凹凸，能够减少色差。在后文所述的单元像素100中，在第一发光元件至第三发光元件排列为一列的情况下，通过采用如上所述地进行表面纹理化的第一导电型半导体层，能够减少左右色差。

活性层23及第二导电型半导体层25布置于第一导电型半导体层21上。贯通孔25a可以贯通活性层23及第二导电型半导体层25而使第一导电型半导体层21暴露。

另外，绝缘区域37可以沿发光结构体的边缘而布置。绝缘区域37可以通过离子注入形成，并且半导体区域通过离子注入转换为绝缘区域。绝缘区域37可以沿发光结构体的边缘连续地形成，然而并不一定局限于此，也可以形成于一部分区域。绝缘区域37跨过第二导电型半导体层25及活性层23而形成，还可以形成于第一导电型半导体层21内。进而，绝缘区域37可以形成于第一导电型半导体层21的一部分厚度区域，然而并不局限于此，也可以遍布于第一导电型半导体层21的整个厚度而形成。

绝缘区域37限定活性层23区域中的电子与空穴可以结合的发光区域。进而，绝缘区域37可以防止载流子向发光结构的边缘移动，并且防止在发光结构的表面发生非发光复合。在gaas或gap系列的红色led或绿色led中，绝缘区域37尤其可以防止表面非发光复合，从而改善发光效率。

欧姆接触层27布置于第二导电型半导体层25上而欧姆接触于第二导电型半导体层25。欧姆接触层27可以形成为单层或多层，并且可以形成为透明导电性氧化膜或金属膜。透明导电性氧化膜例如可以是ito或zno等，金属膜例如可以是al、ti、cr、ni、au等金属及其合金。

绝缘层29覆盖欧姆接触层27。进而，绝缘层29可以覆盖发光结构体的侧面。绝缘层29还可以在贯通孔25a内覆盖侧壁。另外，绝缘层29可以具有使欧姆接触层27暴露的开口部29a以及在贯通孔25a内使第一导电型半导体层21暴露的开口部29b。绝缘层29可以利用铝氧化物膜、硅氧化物膜或硅氮化物膜的单层或多层形成。并且，绝缘层29也可以包括分布式布拉格反射器等绝缘反射器。

绝缘层29尤其可以用作用于防止可能在贯通孔25a的内壁发生的表面非发光复合的表面保护层。例如，在形成贯通孔25a之后，为了去除形成于贯通孔25a的内壁的表面缺陷，可以执行化学处理。对于发光元件10a而言，例如可以利用稀释的hf溶液或稀释的cl溶液对贯通孔25a的内壁进行表面处理。表面处理后的贯通孔25a的侧壁可以被铝氧化物膜、硅氧化物膜或硅氮化物膜覆盖，据此，可以减少表面非发光复合。

第一电极垫31及第二电极垫33布置于绝缘层29上。第二电极垫33可以通过开口部29a电连接于欧姆接触层27，第一电极垫31可以通过开口部29b电连接于第一导电型半导体层21。

第一电极垫31和/或第二电极垫33可以利用单层或多层金属形成。作为第一电极垫31和/或第二电极垫33的材料可以使用al、ti、cr、ni、au等金属及其合金等。

虽然参照附图简要说明了根据本实用新型的一实施例的发光元件10a，但是除了上述的层之外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于将特定构成要素绝缘的追加绝缘层、防止焊料扩散的焊料防止层等多种层。

并且，在形成倒装芯片型的发光元件时，第一电极垫31及第二电极垫33的位置或形状也可以进行多样的变更。并且，欧姆接触层27也可以被省略，而且第二电极垫33也可以直接接触于第二导电型半导体层25。并且，虽然图示了第一电极垫31直接连接于第一导电型半导体层21的情形，但是也可以在暴露于贯通孔25a的第一导电型半导体层21上先形成接触层，然后使第一电极垫31连接于所述接触层。

参照图3a及图3b，发光元件10b、10c具有与发光元件10a大致相似的结构。以下，将主要说明发光元件10b、10c区别于发光元件10a的差异。

首先，对于发出绿色光的发光元件10b而言，半导体层可以包括铟镓氮化物(ingan)、镓氮化物(gan)、镓磷化物(gap)、铝镓铟磷化物(algainp)或铝镓磷化物(algap)。

另外，对于发出蓝色光的发光元件10c而言，半导体层可以包括镓氮化物(gan)、铟镓氮化物(ingan)或锌硒化物(znse：zincselenide)。

并且，对于发光元件10b、10c而言，第二导电型半导体层25及活性层23可以具有台面m结构并布置于第一导电型半导体层21上。台面m包括第二导电型半导体层25及活性层23，而且如图3b所示，也可以包括第一导电型半导体层21的一部分。台面m可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以在台面m周围暴露。

台面m的侧面及贯通孔25a的内壁可以通过化学蚀刻进行表面处理，绝缘层29可以起到表面保护层的功能。例如，台面m的侧面可以利用koh、四甲基氢氧化铵(tmah：tetramethylammoniumhydroxide)或naoh等碱性蚀刻溶液进行表面处理。

在本实施例中，发光元件10b、10c不包括绝缘区域37。然而，本实用新型并不局限于此，发光元件10b、10c也可以包括绝缘区域37。尤其，在绿色发光元件10b为gap系列的情况下，发光元件10b可以与上文参照图2a及图2b所述的发光元件10a相同地包括绝缘区域37。

图4a是用于说明根据本实用新型的一实施例的单元像素100的示意性的平面图，图4b是沿图4a的截取线c-c截取的示意性的剖视图。

参照图4a及图4b，单元像素100可以包括透明基板121、第一发光元件10a、第二发光元件10b、第三发光元件10c、光阻断层123、粘合层125、阶梯差调节层127、连接层129a、129b、129c、129d、凸块133a、133b、133c、133d及保护层131。

单元像素100包括第一发光元件10a、第二发光元件10b、第三发光元件10c而提供一个像素。第一发光元件10a、第二发光元件10b、第三发光元件10c发出互不相同的颜色的光，它们分别对应于子像素。

透明基板121是pet、玻璃基板、石英、蓝宝石基板等透光性基板。透明基板121布置于显示装置(图1的10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121向外部射出。透明基板121可以在光发出面包括凹凸pr。通过凹凸pr可以提高光发出效率，并且可以发射更均匀的光。透明基板121还可以包括反射防止涂层，或者可以包括眩光防止层或进行眩光防止处理。透明基板121例如可以具有50μm至500μm的厚度。

由于透明基板121布置于光发出面，因此透明基板121不包括电路。然而，本实用新型并不局限于此，也可以包括电路。

另外，虽然图示了在一个透明基板121形成一个单元像素100的情形，但是也可以在一个透明基板121形成多个单元像素100。

光阻断层123可以包括诸如炭黑的吸收光的光吸收物质。光吸收物质防止在发光元件10a、10b、10c生成的光在透明基板121与发光元件10a、10b、10c之间的区域向侧面侧泄漏，并提高显示装置的对比度。

光阻断层123可以具有用于光行进路径的窗口123a，以使在发光元件10a、10b、10c生成的光入射到透明基板121，为此，可以以使透明基板121暴露的方式在透明基板121上被图案化。窗口123a的宽度可以小于发光元件的宽度，但并不局限于此，也可以大于或等于发光元件的宽度。

光阻断层123的窗口123a还定义发光元件10a、10b、10c的整齐排列位置。因此，可以省略用于定义发光元件10a、10b、10c的整齐排列位置的单独的整齐排列标记。然而，本实用新型并不局限于此，为了提供用于整齐排列发光元件10a、10b、10c的位置，也可以在透明基板121上或者光阻断层123或粘合层125上提供整齐排列标记。

粘合层125粘附于透明基板121上。粘合层125可以覆盖光阻断层123。粘合层125可以粘附于透明基板121的前表面，然而并不局限于此，也可以以使透明基板121的边缘附近区域暴露的方式粘附于一部分区域。粘合层125用于将发光元件10a、10b、10c粘附于透明基板121。粘合层125可以填充形成于光阻断层123的窗口。

粘合层125可以形成为透光性层，并且透射从发光元件10a、10b、10c发出的光。为了使光扩散，粘合层125可以包括sio2、tio2、zno等的光扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。

另外，第一发光元件10a、第二发光元件10b、第三发光元件10c布置于透明基板121上。第一发光元件10a、第二发光元件10b、第三发光元件10c可以通过粘合层125粘附于透明基板121。第一发光元件10a、第二发光元件10b、第三发光元件10c可以对应于光阻断层123的窗口123a而布置。在省略光阻断层123的情况下，可以为了提供发光元件10a、10b、10c的整齐排列位置而追加整齐排列标记。

第一发光元件10a、第二发光元件10b、第三发光元件10c例如可以是红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件10a、第二发光元件10b、第三发光元件10c中的每一个的具体构成与上文参照图2a、图2b、图3a及图3b所述的内容相同，因此省略详细说明。

如图4a所示，第一发光元件10a、第二发光元件10b、第三发光元件10c可以排列为一列。尤其，在透明基板121为蓝宝石基板的情况下，蓝宝石基板可以包括在切割方向上由于结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情况下，两侧的两个切割面(例如，m面)可以沿结晶面干净地切割，而与这些切割面垂直布置的其他两个切割面(例如，a面)可以并非如此。在这种情况下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列方向平行。例如，在图4a中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。在图1的显示器上，干净的切割面布置于观察显示器的观察者的左右。

第一发光元件10a、第二发光元件10b、第三发光元件10c可以是参照图2a、图2b、图3a及图3b说明的发光元件，然而并不局限于此，可以使用水平型或倒装芯片结构的多种发光元件。

阶梯差调节层127覆盖第一发光元件10a、第二发光元件10b、第三发光元件10c。阶梯差调节层127具有使发光元件10a、10b、10c的第一电极垫31及第二电极垫33暴露的开口部127a。为了形成连接层129a、129b、129c、129d及凸块133a、133b、133c、133d，需要阶梯差调节层127。尤其，阶梯差调节层127可以为了使凸块133a、133b、133c、133d所形成的位置的高度均匀化而形成。阶梯差调节层127例如可以利用感光性聚酰亚胺形成。

如图3a所示，阶梯差调节层127可以沿边缘具有凹凸图案。凹凸图案的形状可以是多样的。并且，形成于凹凸图案的凹陷部的深度及宽度或者凸出部的深度及宽度可以得到调节。形成于阶梯差调节层127的凹凸图案可以减小阶梯差调节层127向粘合层125施加的压缩应力，从而防止阶梯差调节层127及粘合层125的剥离。

如图4a所示，阶梯差调节层127也可以形成为使粘合层125的边缘局部地暴露，然而并不局限于此。尤其，阶梯差调节层127可以布置于被粘合层125的边缘包围的区域内。

连接层129a、129b、129c、129d形成于阶梯差调节层127上。连接层129a、129b、129c、129d可以通过阶梯差调节层127的开口部127a连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第一电极垫31及第二电极垫33。

例如，连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，连接层129b电连接于第二发光元件10b的第一导电型半导体层，连接层129c电连接于第三发光元件10c的第一导电型半导体层，并且连接层129d可以共同电连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第二导电型半导体层。连接层129a、129b、129c、129d可以一同形成于阶梯差调节层127上，例如，可以包括au。

凸块133a、133b、133c、133d分别形成于所述连接层129a、129b、129c、129d上。例如，第一凸块133a可以通过连接层129a电连接于第一发光元件10a的第一导电型半导体层，并且第二凸块133b可以通过连接层129b电连接于第二发光元件10b的第一导电型半导体层，第三凸块133c可以通过连接层129c电连接于第三发光元件10c的第一导电型半导体层。另外，第四凸块133d可以通过连接层129d共同电连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第二导电型半导体层。凸块133a、133b、133c、133d例如可以利用ausn、snag、sn、cusn、cun、cuag、sb、ni、zn、mo、co、焊料等的金属和/或金属合金形成。

另外，保护层131可以覆盖凸块133a、133b、133c、133d的侧面，并覆盖阶梯差调节层127。并且，保护层131可以覆盖暴露于阶梯差调节层127周围的粘合层125。保护层131例如可以利用感光性阻焊剂(psr)形成，因此，可以首先通过光刻及显影而对保护层131进行图案化之后形成凸块133a、133b、133c、133d。为此，保护层131可以形成为具有使接触层129a、129b、129c、129d暴露的开口部，并且凸块133a、133b、133c、133d形成于保护层131的开口部内。凸块133a、133b、133c、133d也可以被省略。

为了防止漏光。保护层131可以利用诸如白色反射物质或黑色环氧树脂的光吸收物质形成。

图5a是用于说明根据本实用新型一实施例的像素模块1000的示意性的平面图，图5b是沿图5a的截取线d-d截取的示意性的剖视图，图5c是像素模块1000的后视图，图5d是像素模块1000的电路图。

参照图5a及图5b，像素模块1000包括电路基板1001以及排列在电路基板1001上的单元像素100。进而，像素模块1000还可以包括覆盖单元像素100的覆盖层1010。

电路基板1001可以具有用于电连接面板基板2100与发光元件10a、10b、10c的电路。电路基板1001内的电路可以形成为多层结构。电路基板1001还可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路基板1001可以包括暴露于表面的垫1003。垫1003可以与要贴装于其上的单元像素100内的凸块对应地排列。

单元像素100的具体构成与参照图4a及图4b所述的内容相同，因此为了避免重复，省略详细说明。单元像素100可以整齐排列于电路基板1001上。如图5a所示，单元像素100可以排列为2×2矩阵，但并不局限于此，可以排列为2×3、3×3、4×4、5×5等多种矩阵。

单元像素100通过接合材料1005接合于电路基板1001。例如，接合材料1005可以将凸块133a、133b、133c、133d接合于垫1003。在凸块133a、133b、133c、133d利用焊料形成的情况下，也可以省略接合材料1005。

覆盖层1010覆盖多个单元像素100。覆盖层1010可以防止单元像素100之间的光干涉，从而提高显示装置的对比度。

覆盖层1010可以利用例如干膜型阻焊剂(dfsr：dry-filmtypesolderresist)、光成像阻焊剂(psr：photoimageablesolderresist)、黑色材料(bm：blackmaterial)或环氧模塑料(emc)等形成。覆盖层1010例如可以利用层压、旋涂、狭缝涂布、印刷等技术形成。

通过将图5a及图5b所示的像素模块1000贴装于图1的面板基板2100上，可以提供显示装置10000。电路基板1001具有连接于垫1003的底部垫。底部垫可以布置为与垫1003一一对应，但是通过公共连接可以减少底部垫的数量。对此，参照图5c和图5d，以具有排列为2×2矩阵的单元像素100的像素模块1000为例进行说明。

图5c示出了像素模块1000的后视图，并图示了电路基板1001的底部垫c1、c2、r1、r2、g1、g2、b1、b2。由于单元像素100排列为2×2矩阵，因此全部四个像素模块1000排列于电路基板1001上。并且，在各个单元像素100上布置有三个发光元件10a、10b、10c，布置有四个凸块133a、133b、133c、133d。因此，在电路基板1001上提供与4个单元像素100的16个凸块对应的垫1003。与此相反，底部垫可以仅布置有8个，并且这8个底部垫可以连接于面板基板2100而单独驱动各个发光元件10a、10b、10c。

图5d示出一实施例中的各个发光元件10a、10b、10c连接于底部垫c1、c2、r1、r2、g2、g2、b1、b2的示意性的电路图。

参照图5d，底部垫c1共同连接于布置在左侧列的发光元件10a、10b、10c的阴极，底部垫c2共同连接于布置在右侧列的发光元件10a、10b、10c的阴极。

另外，在布置于上侧行的单元像素100中，在第一发光元件10a的阳极可以连接有底部垫b1，在第二发光元件10b的阳极连接有底部垫g1，在第三发光元件10c的阳极连接有底部垫r1。

并且，在布置于下侧行的单元像素100中，在第一发光元件10a的阳极可以连接有底部垫b2，在第二发光元件10b的阳极连接有底部垫g2，在第三发光元件10c的阳极连接有底部垫r2。

在此，底部垫r1、g1、b1、r2、g2、b2分别表示连接于红色发光元件、绿色发光元件及蓝色发光元件的垫。但是，红色发光元件、绿色发光元件及蓝色发光元件的排列可以进行变更，因此，底部垫r1、g1、b1、r2、g2、b2所连接的位置也可以进行变更。例如，图5d的电路图中预测第一发光元件10a为蓝色发光元件、第二发光元件10b为绿色发光元件、第三发光元件10c为红色发光元件的情形而示出了底部垫。但是与此不同地，第一发光元件10a也可以是红色发光元件，第三发光元件10c也可以是蓝色发光元件，在这种情况下，底部垫r1、r2和底部垫b1、b2的位置可以相互交换。

根据本实施例，底部垫c1、c2共同连接于各列内的发光元件的阴极，并且底部垫r1、g1、b1、r2、b2、g2分别共同连接于两个发光元件的阳极，从而既能够减少底部垫的总数，又能够独立地驱动各个发光元件10a、10b、10c。

另外，在本实施例中，虽然图示并说明了底部垫c1、c2连接于发光元件的阴极且底部垫r1、g1、b1、r2、b2、g2连接于发光元件的阳极的情形，但是也可以如图5e所示地实现为底部垫c1、c2连接于发光元件的阳极且底部垫r1、g1、b1、r2、b2、g2连接于发光元件的阴极。

在此，虽然对单元像素100排列为2×2矩阵的情况下的像素模块1000进行说明，但是在单元像素100排列为3×3或5×5等其他矩阵的情况下，也可以利用共同连接电路来减少底部垫的数量。

像素模块1000内的发光元件10a、10b、10c可以通过布置于面板基板2100上的驱动ic单独驱动，并且可以通过多个像素模块1000呈现图像。

图6a、图6b及图6c分别是用于说明单元像素的多种变形例的示意性的平面图。尤其，图6a、图6b及图6c图示了阶梯差调节层127的凹凸图案的多种变形例。

即，如图6a所示，阶梯差调节层127a可以具有相对较宽的凹凸图案。尤其，在阶梯差调节层127a的边角布置有相对较窄且细的部分，据此，能够防止应力集中于阶梯差调节层127a的边角。

并且，阶梯差调节层127a的凹陷部及凸出部可以为具有预定半径的圆弧形状，凹陷部和凸出部的半径可以相同，也可以不同。

另外，如图6b所示，阶梯差调节层127b的凹陷部的底部部分也可以是平坦的。进而，如图6c所示，阶梯差调节层127c的凹凸图案也可以是锯齿状。

阶梯差调节层127的凹凸图案可以实现多样的变形，尤其，可以形成为防止在阶梯差调节层127收缩期间应力集中于边角。

根据本实施例，通过沿发光元件10a的边缘部分布置利用离子注入形成的绝缘区域37，可以防止在发光元件10a的侧面发生表面非发光复合。据此，尤其可以改善发出红色光的发光元件10a的发光效率。

图7a是用于说明根据本实用新型的一实施例的发光元件的示意性的平面图，图7b是沿图7a的截取线e-e截取的示意性的剖视图。

参照图7a及图7b，根据本实施例的发光元件10a'与上文参照图2a及图2b所述的发光元件10a大致相似，但是其差异在于代替贯通孔25a而形成有台面m。

台面m通过蚀刻去除第二导电型半导体层25及活性层23而形成，并且第一导电型半导体层21暴露于台面m周围。在本实施例中，除了用于暴露第一导电型半导体层21的区域之外，台面m可以具有与第一导电型半导体层21对齐的侧面。

绝缘区域37可以沿发光元件10a'的边缘而形成。如图7a所示，绝缘区域37可以沿发光元件10a'的边缘形成为环形形状，但是本实用新型并不一定局限于此。绝缘区域37可以通过离子注入而形成，并且防止可能在台面m的侧面发生的非发光复合。绝缘区域37可以跨过第二导电型半导体层25、活性层23以及第一导电型半导体层21而形成。如上文所述，绝缘区域37也可以遍布于第一导电型半导体层21的整个厚度而形成，或者也可以如图所示地形成于一部分厚度区域。

另外，虽然未图示，在台面m的邻近于电极28的一部分侧面也可以形成有绝缘区域37。通过沿台面m的边缘形成绝缘区域37，可以在台面m的整个侧面防止表面非发光复合。在这种情况下，为了提供电流路径，绝缘区域37可以形成于第一导电型半导体层21的一部分厚度区域。

电极28形成在暴露的第一导电型半导体层21上。电极28欧姆接触于第一导电型半导体层21。电极28例如可以包括auge或aute。

绝缘层29可以覆盖电极(或者欧姆接触层)27及电极28，并且覆盖第一导电型半导体层21、活性层23及第二导电型半导体层25的侧面。并且，绝缘层29可以覆盖在电极27周围暴露的第二导电型半导体层25，并且覆盖在电极28周围暴露的第一导电型半导体层21。进而，绝缘层29可以覆盖台面m的邻近于电极28的侧面。如上文所述，绝缘层29可以起到表面保护层的功能，并且在形成绝缘层29之前，可以对台面m侧面进行表面处理。

绝缘层29可以具有使电极27、28暴露的开口部，电极垫31及电极垫33可以分别通过开口部电连接于电极28及电极27。

图8a是用于说明根据本实用新型的一实施例的发光元件10a"的示意性的剖视图。

参照图8a，根据本实施例的发光元件与参照图2a及图2b所述的发光元件10a大致相似，其差异在于为了防止表面非发光复合，代替绝缘区域37而形成有氧化区域39x。

即，在本实施例中，氧化区域形成层39布置于活性层23与第二导电型半导体层25之间。然而，本实用新型并不局限于此，氧化区域形成层39也可以布置于活性层23与第一导电型半导体层21之间。氧化区域形成层39暴露于发光结构体的侧面，并且暴露的氧化区域形成层39被氧化而形成氧化区域39x。氧化区域39x可以沿发光结构体的边缘形成。氧化区域39x防止载流子沿发光结构体的侧面移动，从而防止表面非发光复合。此外，通过氧化区域39x，电子与空穴结合的发光区域可以集中于活性层23的内部区域。

氧化区域形成层39与包围其的半导体层相比，可以包含更多的al含量，因此可以使通过氧化工艺而暴露的侧面氧化。

图8b是用于说明根据本实用新型的一实施例的发光元件10a"'的示意性的剖视图。

参照图8b，根据本实施例的发光元件10a"'与参照图7a及图7b所述的发光元件10a'大致相似，其差异在于为了防止表面非发光复合，代替绝缘区域37而形成有氧化区域39x。

如参照图8a所述，为了形成氧化区域39x，形成有氧化区域形成层39，并且通过使暴露于发光结构体或台面m的侧面的氧化区域形成层39氧化而形成氧化区域39x。

在本实施例中，图示了氧化区域39x沿台面m的外围形成的情形，然而台面m的邻近于电极28的侧面也可以省略氧化区域39x。

图9a、图9b及图9c是用于说明根据本实用新型的一实施例的发光元件10a的制造方法的示意性的平面图及剖视图。

首先，参照图9a及图9b，第一导电型半导体层21、活性层23及第二导电型半导体层25在基板51上生长。基板51可以是gaas基板或者si基板等，第一导电型半导体层21、活性层23及第二导电型半导体层25是适合于发出红色光的半导体层。

在半导体层21、23、25生长之后，为了在半导体层形成绝缘区域37而注入离子。离子可以通过离子注入工艺而被注入到半导体层。

离子可以沿用于分离发光元件的分离区域注入。在图9a中，虚线表示将要单独分离发光元件10a的元件分离区域的位置。

如图9b所示，离子可以注入至第一导电型半导体层21的一部分厚度区域。进而，离子可以注入至基板51，从而绝缘区域37可以遍布于第一导电型半导体层21的整个厚度而形成。

参照图9c，沿元件分离区域分离元件，从而使各个发光元件10a彼此分离。在形成用于将发光元件10a彼此分离的分离区域iso之前或之后，可以形成电极27、绝缘层29以及电极垫31、33。

基板51从发光元件10a去除。例如，在将发光元件10a转印到单元像素100的期间，基板51可以通过机械研磨或化学蚀刻等从发光元件10a去除。

根据本实施例，可以沿发光元件10a的侧面形成绝缘区域37，并且可以通过绝缘区域37防止表面非发光复合，从而改善发光元件10a的发光效率。

图10a及图10b是用于说明根据本实用新型的一实施例的发光元件10a"的制造方法的示意性的平面图及剖视图。

参照图10a及图10b，第一导电型半导体层21、活性层23、氧化区域形成层39及第二导电型半导体层25在基板51上生长。基板51可以是gaas基板或者si基板等，第一导电型半导体层21、活性层23以及第二导电型半导体层25是适合于发出红色光的半导体层。氧化区域形成层39可以利用al含量高的半导体层形成。

在半导体层21、23、25、39生长之后，形成元件分离区域iso。元件分离区域iso定义发光元件10a"区域。并且，氧化区域形成层39的侧面通过元件分离区域iso暴露。

接着，使氧化区域形成层39氧化而形成氧化区域39x。氧化区域39x可以沿发光元件10a"的外围形成。氧化例如可以在400℃以上的温度下执行。氧化区域形成层39可以通过调节al组成比及氧化温度而相对于第一导电型半导体层21及第二导电型半导体层25表现出10倍以上的氧化率。

通过氧化工艺在通过元件分离区域iso暴露的氧化区域形成层39形成氧化区域39x。氧化区域39x通过暴露于元件分离区域iso的氧化区域形成层39而向氧化区域形成层39的内部行进。

另外，在形成氧化区域39x之后，可以形成电极27、绝缘层29及电极垫31、33，并且基板51从发光元件10a"被去除。

根据本实施例，可以沿发光元件10a"的侧面形成氧化区域39x，并且可以通过氧化区域39x防止表面非发光复合，从而改善发光元件10a"的发光效率。

在上文所述的实施例中，发光元件10a、10b、10c构成子像素，并且这些子像素结合而构成参照图4a及图4b所述的单元像素100。通过利用单元像素100，能够容易地将发光元件10a、10b、10c贴装到显示面板2100上。

另外，也可以利用多个led层叠的发光元件作为单元像素，以代替单独贴装发光元件10a、10b、10c的单元像素100。因此，虽然单元像素100具有发光元件10a、10b、10c沿横向整齐排列的结构，但是以下介绍的单元像素具有发光元件10a、10b、10c沿垂直方向层叠的结构。以下，参照图11、图12a及图12b，对多个led层叠的单元像素(即，发光元件100a)进行具体说明。在此，发光元件100a构成一个单元像素，这些发光元件100a可以直接贴装于显示面板2100，或者也可以在制作成像素模块1000之后贴装于显示面板2100。

图11是用于说明根据本实用新型的一实施例的发光元件100a的示意性的平面图，图12a及图12b分别是为了说明根据本实用新型的一实施例的发光元件100a而沿图11的截取线h-h及i-i截取的示意性的剖视图。

为了便于说明，虽然图示并说明了凸块垫273a、273b、273c、273d布置于上侧的情形，但是发光元件100a倒装接合于电路基板上，在这种情况下，凸块垫273a、273b、273c、273d布置于下侧。进而，在特定实施例中，也可以省略凸块垫273a、273b、273c、273d。并且，虽然一同图示了基板241，但是也可以省略基板241。

参照图11、图12a及图12b，发光元件100a可以包括第一led叠层223、第二led叠层233、第三led叠层243、第一透明电极225、第二透明电极235、第三透明电极245、第一n电极垫227a、第二n电极垫237a、第三n电极垫247a、上部p电极垫237b、下部p电极垫247b、第一下部连接器239a、第二下部连接器239b、第三下部连接器239c、下部埋设过孔255a、255b、上部埋设过孔265a、265b、265c、265d、第一侧壁绝缘层253、第二侧壁绝缘层263、第一上部连接器267a、第二上部连接器267b、第三上部连接器267c、第四上部连接器267d、第一接合层249、第二接合层259、第一表面保护层246、下部绝缘层248、第二表面保护层236、中间绝缘层238、上部绝缘层271、下部平坦化层251、上部平坦化层261及凸块垫273a、273b、273c、273d。进而，发光元件100a可以包括贯通第一led叠层223的贯通孔223h1、223h2、223h3、223h4、贯通第二led叠层233的贯通孔233h1、233h2及覆盖层257。另外，第一led叠层223可以包括绝缘区域237。

如图12a及图12b所示，在本实用新型的实施例中，第一led叠层223、第二led叠层233及第三led叠层243沿垂直方向叠层。另外，虽然各个led叠层223、233、243生长在互不相同的生长基板上，但是在本实用新型的实施例中，生长基板不残留于最终发光元件100a而全部被去除。因此，发光元件100a不包括生长基板。然而，本实用新型并不一定局限于此，也可以包括至少一个生长基板。

第一led叠层223、第二led叠层233及第三led叠层243分别包括第一导电型半导体层223a、233a或243a、第二导电型半导体层223b、233b或243b以及夹设在两者之间的活性层(图示)。尤其，活性层可以具有多量子阱结构。

在第一led叠层223下方布置有第二led叠层233，在第二led叠层233下方布置有第三led叠层243。在第一led叠层223、第二led叠层233、第三led叠层243生成的光最终通过第三led叠层243向外部射出。

在一实施例中，第一led叠层223可以相比于第二led叠层233及第三led叠层243发出更长波长的光，第二led叠层233可以相比于第三led叠层243发出更长波长的光。例如，第一led叠层223可以是发出红色光的无机发光二极管，第二led叠层233可以是发出绿色光的无机发光二极管，第三led叠层243可以是发出蓝色光的无机发光二极管。

在另一实施例中，为了调节从第一led叠层223、第二led叠层233及第三led叠层243发出的光的颜色混合比，第二led叠层233可以相比于第三led叠层243发出更短波长的光。因此，可以减小从第二led叠层233发出的光的光度，并且增加从第三led叠层243发出的光的光度。据此，可以显著地改变从第一led叠层223、第二led叠层233及第三led叠层243发出的光的光度比例。例如，可以构成为第一led叠层223发出红色光，第二led叠层233发出蓝色光，第三led叠层243发出绿色光。

以下，虽然举例说明第二led叠层233相比于第三led叠层243发出更短波长的光(例如，蓝色光)的情形，但是应当注意的是，第二led叠层233可以相比于第三led叠层243发出更长波长的光(例如，绿色光)。

第一led叠层223可以包括algainp系列的阱层，第二led叠层233可以包括algainn系列的阱层，并且第三led叠层243可以包括algainp系列或algainn系列的阱层。

由于第一led叠层223相比于第二led叠层233及第三led叠层243发出更长波长的光，因此在第一led叠层223生成的光可以透过第二led叠层233及第三led叠层243而向外部射出。并且，由于第二led叠层233相比于第三led叠层43发出更短波长的光，因此在第二led叠层233生成的光的一部分可能在第三led叠层243被吸收而发生损失，从而可以减小从第二led叠层233发出的光的光度。另外，由于在第三led叠层243生成的光不经过第一led叠层223及第二led叠层233而向外部射出，因此其光度可以增加。

另外，各个led叠层223、233、243的第一导电型半导体层223a、233a、243a分别为n型半导体层，第二导电型半导体层223b、233b、243b分别为p型半导体层。并且，在本实施例中，第一led叠层223的上表面为n型半导体层223a，第二led叠层233的上表面为p型半导体层233b，第三led叠层243的上表面为p型半导体层243b。即，第一led叠层223的叠层顺序与第二led叠层233及第三led叠层243的叠层顺序相反。通过以与第三led叠层243的半导体层相同的顺序布置第二led叠层233的半导体层，可以确保工艺稳定性。

第二led叠层233可以包括去除第二导电型半导体层233b而暴露第一导电型半导体层233a的上表面的台面蚀刻区域。包括第二导电型半导体层233b和活性层(未图示)的台面可以通过台面蚀刻区域布置在第一导电型半导体层233a的一部分上。第一导电型半导体层233a的上表面可以沿台面的外围而暴露，因此台面可以布置于被第一导电型半导体层233a的边缘(edge)包围的区域的内侧。另外，如图11及图12b所示，第二n电极垫237a可以布置在暴露于台面蚀刻区域的第一导电型半导体层233a上。

第三led叠层243也可以包括去除第二导电型半导体层243b而暴露第一导电型半导体层243a的上表面的台面蚀刻区域，并且包括第二导电型半导体层243b及活性层(未图示)的台面可以通过台面蚀刻区域布置在第一导电型半导体层243a的一部分上。并且，第一导电型半导体层243a的上表面可以沿台面的外围暴露，因此台面可以布置于被第一导电型半导体层243a的边缘(edge)包围的区域的内侧。进而，第三n电极垫247a可以布置在暴露于台面蚀刻区域的第一导电型半导体层243a上。

与此相反，第一led叠层223可以不包括台面蚀刻区域。如图12a及图12b所示，第一led叠层223的外型尺寸可以大于第二led叠层233或第三led叠层243的外型尺寸。并且，绝缘区域237沿第一led叠层223的边缘而形成。绝缘区域237可以遍布于第一导电型半导体层223a及第二导电型半导体层223b的整个厚度而形成，然而并不局限于此。与上文的实施例所述的绝缘区域37相同，绝缘区域237也可以通过离子注入形成。

另外，第三led叠层243可以具有平坦的下表面，然而并不局限于此。例如，在第一导电型半导体层243a的表面可以包括凹凸，并且通过该凹凸可以提高光提取效率。第一导电型半导体层243a的表面凹凸可以通过分离图案化的蓝宝石基板而形成，然而并不一定局限于此，也可以在分离生长基板之后通过纹理化追加形成。第二led叠层233也可以具有表面被纹理化的第一导电型半导体层233a。

在本实施例中，第一led叠层223、第二led叠层233及第三led叠层243可以彼此重叠，并且具有大致相似尺寸的发光区域。然而，第一led叠层223、第二led叠层233、第三led叠层243的发光面积可以通过台面蚀刻区域、贯通孔223h1、223h2、223h3、223h4及贯通孔233h1、233h2来调节。例如，第一led叠层223及第三led叠层243的发光面积可以大于第二led叠层233的发光面积，因此，从第一led叠层223或第三led叠层243生成的光的光度可以比从第二led叠层233生成的光的光度进一步增加。

第一透明电极225可以布置于第一led叠层223与第二led叠层233之间。第一透明电极225欧姆接触于第一led叠层223的第二导电型半导体层223b，并使在第一led叠层223生成的光透射。第一透明电极225可以利用铟锡氧化物(ito)等透明氧化物层或金属层形成。第一透明电极225可以覆盖第一led叠层223的第二导电型半导体层223b的整个表面，并且其侧面可以平行于第一led叠层223的侧面而布置。即，第一透明电极225的侧面可以不被第二接合层259覆盖。进而，贯通孔223h1、223h2、223h3可以贯通第一透明电极225，因此，第一透明电极225可以暴露于这些贯通孔的侧壁。另外，贯通孔223h4可以暴露第一透明电极225的上表面。然而，本实用新型不局限于此，第一透明电极225可以沿第一led叠层223的边缘而被局部地去除，从而第一透明电极225的侧面可以被第二接合层259覆盖。并且，通过在形成贯通孔223h1、223h2、223h3的区域预先进行图案化而去除第一透明电极225，从而能够防止第一透明电极225暴露于贯通孔223h1、223h2、223h3的侧壁。

另外，第二透明电极235欧姆接触于第二led叠层233的第二导电型半导体层233b。如图所示，第二透明电极235在第一led叠层223与第二led叠层233之间接触于第二led叠层233的上表面。第二透明电极235可以利用对红色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是sno2、ino2、ito、zno、izo等。尤其，第二透明电极235可以利用zno形成，并且zno可以在第二led叠层233上形成为单晶，从而与金属层或其他导电性氧化物层相比，电特性及光学特性优异。尤其，zno对于第二led叠层233的接合力强，从而能够提高发光元件的可靠性。

另外，第二透明电极235可以沿第二led叠层233的边缘而被局部地去除，因此第二透明电极235的外侧侧面可以被第二表面保护层236和/或中间绝缘层238覆盖。即，第二透明电极235的侧面可以相对于第二led叠层233的侧面更向内侧凹陷，并且第二透明电极235凹陷的区域可以被第二表面保护层236、中间绝缘层238或第二接合层259填充。另外，第二透明电极235还在第二led叠层233的台面蚀刻区域附近凹陷，凹陷的区域可以被第二表面保护层236、中间绝缘层238或第二接合层259填充。

第三透明电极245欧姆接触于第三led叠层233的第二导电型半导体层243b。第三透明电极245可以位于第二led叠层233与第三led叠层243之间，并且接触于第三led叠层243的上表面。第三透明电极245可以利用对红色光及绿色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是sno2、ino2、ito、zno、izo等。尤其，第三透明电极245可以利用zno形成，并且zno可以在第三led叠层243上形成为单晶，从而与金属层或其他导电性氧化物层相比，电特性及光学特性优异。尤其，zno对于第三led叠层243的接合力强，从而能够提高发光元件的可靠性。

第三透明电极245可以沿第三led叠层243的边缘而被局部地去除，因此第三透明电极245的外侧侧面可以不暴露于外部而被第一表面保护层246、下部绝缘层248或第一接合层249覆盖。即，第三透明电极245的侧面可以相对于第三led叠层243的侧面更向内侧凹陷，并且第三透明电极245凹陷的区域可以被第二表面保护层236、中间绝缘层238或第二接合层259填充。另外，第二透明电极235也在第二led叠层233的台面蚀刻区域附近凹陷，凹陷的区域可以被第一表面保护层246、下部绝缘层248和/或第一接合层249填充。另外，第三透明电极245还在第三led叠层243的台面蚀刻区域附近凹陷，凹陷的区域可以被第一表面保护层246、下部绝缘层248或第一接合层249填充。

通过使第二透明电极235及第三透明电极245如上文所述地凹陷，可以防止其侧面暴露于蚀刻气体，从而可以提高发光元件100a的工艺良品率。

另外，在本实施例中，第二透明电极235及第三透明电极245可以利用相同种类的导电性氧化物层(例如，zno)形成，第一透明电极225可以利用与第二透明电极235及第三透明电极245不同种类的导电性氧化物层(例如，ito)形成。然而，本实用新型并不局限于此，这些第一透明电极225、第二透明电极235、第三透明电极245也可以全部为相同种类，或者至少一个可以是不同的类型。

第一n电极垫227a欧姆接触于第一led叠层223的第一导电型半导体层223a。第一电极垫227a例如可以包括auge或aute。

第二n电极垫237a欧姆接触于第二led叠层233的第一导电型半导体层233a。第二n电极垫237a可以布置在通过台面蚀刻暴露的第一导电型半导体层233a上。例如，第二n电极垫237a可以利用cr/au/ti形成。

第三n电极垫247a欧姆接触于第三led叠层243的第一导电型半导体层243a。第三n电极垫247a可以布置在通过第二导电型半导体层243b暴露的第一导电型半导体层243a上，即，布置在台面蚀刻区域。第三n电极垫247a例如可以利用cr/au/ti形成。第三n电极垫247a的上表面可以高于第二导电型半导体层243b的上表面，进而，高于第三透明电极245的上表面。例如，第三n电极垫247a的厚度可以为约2μm以上。第三n电极垫247a可以为圆锥台形状，然而并不局限于此，可以具有四棱锥台、圆筒形、四棱柱形等多种形状。

上部p电极垫237b可以布置于第二透明电极235上。上部p电极垫237b可以布置于形成在第一平坦化层251及第二表面保护层236的开口部内。上部p电极垫237b可以利用与第二n电极垫237a相同的材料形成，然而并不局限于此。

下部p电极垫247b可以利用与第三n电极垫247a相同的材料形成。但是，下部p电极垫247b的上表面可以位于与第三n电极垫247a大致相同的高度，因此下部p电极垫247b的厚度可以小于第三n电极垫247a的厚度。即，下部p电极垫247b的厚度可以大致与第三n电极垫247a中的凸出到第三透明电极245上方的部分的厚度相同。例如，下部p电极垫247b的厚度可以为约1.2μm以下。通过使下部p电极垫247b的上表面位于与第三n电极垫247a的上表面相同的高度，从而当形成贯通孔233h1、233h2时，能够使下部p电极垫247b和第三n电极垫247a同时暴露。在第三n电极垫247a和下部p电极垫247b的高度不同的情况下，任意一个电极垫可能在蚀刻工艺中受到很大的损伤。因此，通过将第三n电极垫247a和下部p电极垫247b的高度调整为大致相同，能够防止任意一个电极垫受到大损伤。

第一表面保护层246可以覆盖台面侧面，从而防止在第三led叠层243的台面侧面发生的非发光复合。台面侧面可以包括通过台面蚀刻工艺形成的表面缺陷，因此，容易发生非发光复合。尤其，对于发光面积较小的微型led而言，由于在侧面发生的非发光复合，光提取效率大幅度劣化。因此，在本实用新型中，在台面蚀刻工艺之后执行用于去除表面缺陷的化学处理，并且通过第一表面保护层246覆盖暴露的侧面，从而能够防止非发光复合。对第三led叠层243的台面侧面的表面处理例如可以利用hcl或fecl3等氯系列的稀释溶液或者koh、四甲基氢氧化铵(tmah：tetramethylammoniumhydroxide)或naoh等碱性蚀刻溶液来执行。另外，第一表面保护层246可以覆盖暴露于台面的侧面的第二导电型半导体层243b、活性层及第一导电型半导体层243a。第一表面保护层246可以利用原子层沉积技术、低压化学沉积技术或等离子体增强化学沉积技术来形成，例如，可以利用al2o3、sinx或sio2形成。

第一表面保护层246可以覆盖台面侧面和第三透明电极245，进而，可以覆盖在台面蚀刻区域暴露的第一导电型半导体层243a的上表面。然而，在本实施例中，第一表面保护层246在台面蚀刻区域中相对于暴露的第一导电型半导体层243a布置在上方，因此位于第三led叠层243的台面下部的第一导电型半导体层243a的侧面不被第一表面保护层246覆盖。然而，本实用新型并不一定局限于此，在另一实施例中，第一表面保护层246也可以覆盖第一导电型半导体层243a的侧面。

另外，第一表面保护层246可以具有使第一导电型半导体层243a暴露的开口部以及使第三透明电极245暴露的开口部，并且在这些开口部内可以分别布置有第三n电极垫247a及下部p电极垫247b。

下部绝缘层248覆盖第三led叠层243的上表面。下部绝缘层248还可以覆盖第一表面保护层246及第三透明电极245，并且可以覆盖第三n电极垫247a及下部p电极垫247b。下部绝缘层248可以具有使第三n电极垫247a及下部p电极垫247b暴露的开口部。下部绝缘层248可以保护第三led叠层243、第三透明电极245、第三n电极垫247a及下部p电极垫247b。此外，下部绝缘层248可以包括能够提高针对第一接合层249的粘合力的物质，例如sio2。在若干实施例中，下部绝缘层248也可以省略。

第一接合层249将第二led叠层233结合于第三led叠层243。第一接合层249可以在第一导电型半导体层233a与第三透明电极245之间使其结合。第一接合层249可以与下部绝缘层248相接，并且可以局部地与第三n电极垫247a及下部p电极垫247b相接。在省略下部绝缘层248的情况下，第一接合层249可以局部地与第一表面保护层246及第一导电型半导体层243a相接。

第一接合层249可以利用透明有机物层形成，或者可以利用透明无机物层形成。有机物层例如可以是su8、聚甲基丙烯酸甲酯(pmma：poly(methylmethacrylate))、聚酰亚胺、聚对二甲苯、苯并环丁烯(bcb：benzocyclobutene)等，无机物层例如可以是al2o3、sio2、sinx等。并且，第一接合层249也可以利用旋涂玻璃(sog)形成。

第一平坦化层251可以布置于第二led叠层233上。尤其，第一平坦化层251布置于第二导电型半导体层233b上部区域，并且与台面蚀刻区域隔开。

贯通孔233h1、233h2可以贯通第一平坦化层251、第二led叠层233及第一接合层249并使第三n电极垫247a及下部p电极垫247b暴露。

第一侧壁绝缘层253覆盖贯通孔233h1、233h2的侧壁，并且具有使贯通孔的底部暴露的开口部。第一侧壁绝缘层253例如可以使用化学气相沉积技术或原子层沉积技术形成，例如，可以利用al2o3、sio2、si3n4等形成。

下部埋设过孔255a、255b可分别填充贯通孔233h1、233h2。下部埋设过孔255a、255b通过第一侧壁绝缘层253而与第二led叠层233绝缘。下部埋设过孔255a可以电连接于第三n电极垫247a，下部埋设过孔255b可以电连接于下部p电极垫247b。

下部埋设过孔255a、255b可以利用化学机械抛光技术形成。例如，可以形成种子层，并利用镀覆技术通过cu等导电材料填充贯通孔233h1、233h2，之后利用化学机械抛光技术去除第一平坦化层251上的金属层，从而形成下部埋设过孔255a、255b。如图12a及图12b所示，下部埋设过孔255a、255b可以在贯通孔233h1、233h2的入口处具有相对更宽的宽度，从而能够增强电连接。

下部埋设过孔255a、255b可以通过相同的工艺一同形成。因此，下部埋设过孔255a、255b的上表面可以大致与第一平坦化层251对齐。后文将更详细地说明形成下部埋设过孔的具体工艺。但是，本实用新型并不局限于本实施例，也可以通过互不相同的工艺形成。

覆盖层257可以覆盖下部埋设过孔255a、255b的上表面。覆盖层257可以由保护下部埋设过孔255a、255b的金属层形成。

第二表面保护层236覆盖台面侧面，以防止在第二led叠层233的台面侧面发生的非发光复合。第二led叠层233的台面侧面可以包括通过台面蚀刻工艺形成的表面缺陷，因此容易发生非发光复合。因此，本实用新型在台面蚀刻工艺之后执行用于去除表面缺陷的化学处理，并且通过第二表面保护层236覆盖暴露的侧面，从而能够防止非发光复合。对第二led叠层233的台面侧面的表面处理例如可以利用koh、四甲基氢氧化铵(tmah：tetramethylammoniumhydroxide)或naoh等碱性蚀刻溶液来执行。另外，第二表面保护层236可以覆盖暴露于台面的侧面的第二导电型半导体层233b、活性层及第一导电型半导体层233a。第二表面保护层236可以利用原子层沉积技术、低压化学沉积技术或等离子体增强化学沉积技术来形成，例如，可以利用al2o3、sinx或sio2形成。

第二表面保护层236可以覆盖第二led叠层233的台面侧面和第一平坦化层251，进而，可以覆盖在台面蚀刻区域暴露的第一导电型半导体层233a的上表面。然而，在本实施例中，第二表面保护层236相对于暴露在台面蚀刻区域的第一导电型半导体层233a布置在更上方，因此位于第二led叠层233的台面下部的第一导电型半导体层233a的侧面不被第二表面保护层236覆盖。然而，本实用新型并不一定局限于此，在另一实施例中，第二表面保护层236也可以覆盖第一导电型半导体层233a的侧面。

另外，第二表面保护层236可以具有用于允许电连接的多个开口部。第二n电极垫237a及上部p电极垫237b可以分别布置于第二表面保护层236的开口部内。

中间绝缘层238形成于第二led叠层233上，并覆盖第二表面保护层236、上部p电极垫237b及第二n电极垫237a。中间绝缘层238还可以覆盖第二led叠层233的台面蚀刻区域。中间绝缘层238可以具有使覆盖层257或下部埋设过孔255a、255b、上部p电极垫237b以及第二n电极垫237a暴露的开口部。中间绝缘层238例如可以利用sio2形成。中间绝缘层238可以保护第二led叠层233、上部p电极垫237b及第二n电极垫237a，进而，可以提高第二接合层259的粘合力。

下部连接器239a、239b、239c可以布置于中间绝缘层238上。第一下部连接器239a可以电连接于下部埋设过孔255a，并且可以横向延伸而电连接于第二n电极垫237a。因此，第三led叠层243的第一导电型半导体层243a和第二led叠层233的第一导电型半导体层233a可以共同电连接。第一下部连接器239a可以通过覆盖层257电连接于下部埋设过孔255a。

第二下部连接器239b电连接于下部埋设过孔255b。如图所示，第二下部连接器239b可以通过覆盖层257电连接于下部埋设过孔255b。

第三下部连接器239c电连接于第二透明电极235。如图12a所示，第三下部连接器239c可以布置于上部p电极垫237b上，并且可以通过上部p电极垫237b电连接于第二透明电极235。

第二接合层259将第一led叠层223结合于第二led叠层233。如图所示，第二接合层259可以布置于第一透明电极225与中间绝缘层238之间。第二接合层259还可以覆盖第一下部连接器239a、第二下部连接器239b、第三下部连接器239c。第二接合层259可以利用与上文中针对第一接合层249所述的材料相同的材料形成，为了避免重复，省略其详细描述。

第二平坦化层261覆盖第一led叠层223。第二平坦化层261可以利用铝氧化物膜、硅氧化物膜或硅氮化物膜形成。第二平坦化层261可以具有使第一n电极垫227a暴露的开口部。

另外，贯通孔223h1、223h2、223h3、223h4贯通第二平坦化层261及第一led叠层223。此外，贯通孔223h1、223h2、223h3可以贯通第一透明电极225及第二接合层259而暴露下部连接器239a、239b、239c，并且贯通孔223h4暴露第一透明电极225。例如，贯通孔223h1为了提供用于允许电连接于下部埋设过孔255a的通道而形成，贯通孔223h2为了提供用于允许电连接于下部埋设过孔255b的通道而形成，贯通孔223h3为了提供用于允许电连接于第二透明电极235的通道而形成。

另外，贯通孔223h4为了提供用于允许电连接于第一透明电极225的通道而形成。贯通孔223h4不贯通第一透明电极225。然而，本实用新型并不局限于此，只要贯通孔223h4提供用于电连接于第一透明电极225的通道，则也可以贯通第一透明电极225。

在形成贯通孔223h1、223h2、223h3、223h4之后，为了去除形成于贯通孔内壁的表面缺陷，可以执行化学处理。第一led叠层223的表面例如可以利用稀释的hf溶液或稀释的cl溶液进行处理。

第二侧壁绝缘层263覆盖贯通孔223h1、223h2、223h3、223h4的侧壁，并且具有使贯通孔的底部暴露的开口部。需要注意的是，在本实施例中，第二侧壁绝缘层263未形成于第二平坦化层261的开口部261a的侧壁。但是，本实用新型并不局限于此，第二侧壁绝缘层263还可以形成于第二平坦化层261的开口部261a的侧壁。第二侧壁绝缘层263例如可以使用化学气相沉积技术或者原子层沉积技术形成，例如可以利用al2o3、sio2、si3n4等形成。

上部埋设过孔265a、265b、265c、265d可以分别填充贯通孔223h1、223h2、223h3、223h4。上部埋设过孔265a、265b、265c、265d通过第二侧壁绝缘层263而与第一led叠层223电绝缘。

另外，上部埋设过孔265a可以通过第一下部连接器239a电连接于下部埋设过孔255a，上部埋设过孔265b通过第二下部连接器239b电连接于下部埋设过孔255b，上部埋设过孔265c通过第三下部连接器239c电连接于第二透明电极235。并且，上部埋设过孔265d可以电连接于第一透明电极225。

上部埋设过孔265a、265b、265c、265d可以利用化学机械抛光技术形成。例如，可以形成种子层，利用镀覆技术填充贯通孔233h1、233h2、233h3、233h4之后，利用化学机械抛光技术去除第二平坦化层261上的金属层，从而形成上部埋设过孔265a、265b、265c、265d。进而，在形成种子层之前，还可以形成金属阻挡层。

上部埋设过孔265a、265b、265c、265d可以与通过相同工艺一同形成的第二平坦化层261大致对齐。但是，本实用新型并不局限于本实施例，也可以通过互不相同的工艺而形成。

第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d布置于第二平坦化层261上。第一上部连接器267a可以电连接于上部埋设过孔265a，第二上部连接器267b电连接于上部埋设过孔265b，第三上部连接器267c电连接于上部埋设过孔265c，第四上部连接器267d电连接于上部埋设过孔265d。如图所示，第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d可以分别覆盖上部埋设过孔265a、265b、265c、265d。另外，第一上部连接器267a可以通过第二平坦化层261的开口部261a电连接于第一n电极垫227a。因此，第一led叠层223、第二led叠层233、第三led叠层243的第一导电型半导体层223a、233a、243a彼此共同电连接。

第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d可以在相同工艺中利用相同材料形成，例如，可以利用ni/au/ti形成。

上部绝缘层271可以覆盖第一led叠层223的侧面、上表面及第二平坦化层261，进而，覆盖第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d。上部绝缘层271还可以覆盖第一透明电极225的侧面。并且，上部绝缘层271可以覆盖第一接合层249及第二接合层259的侧面。第二led叠层233及第三led叠层243可以通过接合层249、259而从上部绝缘层271隔开。然而，本实用新型并不局限于此，上部绝缘层271也可以覆盖第二led叠层233及第三led叠层243的侧面。

上部绝缘层271可以具有使第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d暴露的开口部。上部绝缘层271的开口部可以大致布置在第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d的平坦的面上。上部绝缘层271可以利用硅氧化物膜或硅氮化物膜形成，并且可以形成为比第二平坦化层261更薄，例如，形成为约400nm的厚度。

凸块垫273a、273b、273c、273d可以分别布置于第一上部连接器267a、第二上部连接器267b、第三上部连接器267c及第四上部连接器267d上而与它们电连接。凸块垫273a、273b、273c、273d可以布置于上部绝缘层271的开口部内，或者也可以如图所示地形成为密封开口部。

第一凸块垫273a通过第一上部连接器267a电连接于上部埋设过孔265a及第一n电极垫227a，据此，共同电连接于第一led叠层223、第二led叠层233、第三led叠层243的第一导电型半导体层223a、233a、243a。

第二凸块垫273b可以通过第二上部连接器267b、上部埋设过孔265b、第二下部连接器239b、下部埋设过孔255b、下部p电极垫247b及第三透明电极245电连接于第三led叠层243的第二导电型半导体层243b。

第三凸块垫273c可以通过第三上部连接器267c、上部埋设过孔265c、第三下部连接器239c、上部p电极垫237b及第二透明电极235电连接于第二led叠层233的第二导电型半导体层233b。

第四凸块垫273d可以通过第四上部连接器267d及第一透明电极225电连接于第一led叠层223的第二导电型半导体层223b。

即，第二凸块垫273b、第三凸块垫273c、第四凸块垫273d分别电连接于第一led叠层223、第二led叠层233、第三led叠层243的第二导电型半导体层223b、233b、243b，并且第一凸块垫273a共同电连接于第一led叠层223、第二led叠层233、第三led叠层243的第一导电型半导体层223a、233a、243a。

凸块垫273a、273b、273c、273d可以覆盖上部绝缘层271的开口部，并且一部分可以布置于上部绝缘层271上。或者与此不同地，凸块垫273a、273b、273c、273d也可以布置于开口部271a内。

凸块垫273a、273b、273c、273d可以利用au/in形成，例如，au可以形成为3μm的厚度，in形成为约1μm的厚度。发光元件100a可以利用in接合于电路基板1001上的垫。在本实施例中，虽然对利用in接合凸块垫的情形进行了说明，然而并不局限于in，也可以利用pb或ausn进行接合。

根据本实施例，第一led叠层223电连接于凸块垫273a、273d，第二led叠层233电连接于凸块垫273a、273c，并且第三led叠层243电连接于凸块垫273a、273b。据此，第一led叠层223、第二led叠层233及第三led叠层243的阴极共同电连接于第一凸块垫273a，并且阳极分别电连接于第二凸块垫273b、第三凸块垫273c、第四凸块垫273d。因此，第一led叠层223、第二led叠层233、第三led叠层243可以被独立地驱动。

在本实施例中，以形成凸块垫273a、273b、273c、273d的情形为例进行说明，但是凸块垫也可以省略。尤其，在利用各向异性导电膜或各向异性导电膏等而接合于电路基板1001的情况下，也可以省略凸块垫而直接接合上部连接器267a、267b、267c、267d。据此，可以增加接合面积。

另外，在本实施例中，虽然对第二led叠层233及第三led叠层243分别包括台面的情形进行了说明，但是也可以不包括台面。在这种情况下，第一表面保护层246及第二表面保护层236可以分别至少局部地覆盖第三led叠层243的侧面及第二led叠层233的侧面，从而防止非发光复合。

另外，在本实施例中，虽然对第一led叠层223包括绝缘区域237以防止表面非发光复合的情形进行了说明，但是如同上文所述的实施例，第一led叠层223也可以包括具有氧化区域39x的氧化区域形成层39。

以上，已对本实用新型的多样的实施例进行了说明，然而本实用新型并不限定于这些实施例。并且，在不脱离本实用新型的技术思想的范围内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。