集成芯片和形成集成芯片的方法与流程

本申请的实施例涉及集成芯片和形成集成芯片的方法。

背景技术：

集成芯片制造是复杂的多步骤工艺，工艺期间在由半导体材料(例如，硅)制成的晶圆上形成电子电路。集成芯片制造可以大致分为前段制程(feol)工艺和后段制程(beol)工艺。feol工艺通常涉及在半导体材料内形成器件(例如，晶体管)，而beol工艺通常涉及在半导体材料上方的介电结构内形成导电互连层。在完成beol工艺之后，形成接合焊盘，并且然后可以将晶圆分割(例如，切成小块)以形成多个单独的集成芯片管芯。

技术实现要素：

本申请的一些实施例提供了一种形成集成芯片的方法，包括：在形成在衬底上方的介电结构上形成接合焊盘层，其中，所述介电结构围绕多个互连层；在所述接合焊盘层上形成保护层；图案化所述接合焊盘层和所述保护层以限定由所述保护层覆盖的接合焊盘；在所述保护层上方形成一个或多个上部钝化层；实施干蚀刻工艺以形成穿过所述一个或多个上部钝化层延伸至所述保护层的开口；以及实施湿蚀刻工艺以去除所述保护层的一部分并且暴露所述接合焊盘的上表面。

本申请的另一些实施例提供了一种形成集成芯片的方法，包括：在衬底上方形成接合焊盘层；在所述接合焊盘层上形成保护层；图案化所述接合焊盘层和所述保护层以限定由所述保护层覆盖的接合焊盘；在所述保护层上方形成一个或多个上部钝化层；蚀刻所述一个或多个上部钝化层以暴露所述保护层的上表面；实施湿蚀刻工艺以从所述接合焊盘的上表面去除所述保护层的一部分；以及在实施所述湿蚀刻工艺之后，在所述接合焊盘上方形成导电凸块。

本申请的又一些实施例提供了一种集成芯片，包括：多个互连层，设置在衬底上方的介电结构内；接合焊盘，设置在所述介电结构上方；一个或多个上部钝化层，设置在所述介电结构和所述接合焊盘上方，其中，所述一个或多个上部钝化层包括限定所述接合焊盘正上方的开口的一个或多个侧壁；以及保护层，包括直接设置在所述一个或多个上部钝化层和所述接合焊盘之间的金属，所述金属具有进一步限定所述开口的一个或多个侧壁。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片的一些实施例的截面图。

图2a至图2b示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片的额外的实施例。

图3a至图3b示出了设置在接合焊盘上的保护层的一些额外的实施例的截面图。

图4示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片的一些额外的实施例的截面图。

图5示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片的一些额外的实施例的截面图。

图6至图16示出了形成具有配置为提高接合焊盘的可靠性的保护层的集成芯片结构的方法的一些实施例的截面图。

图17示出了形成具有配置为提高接合焊盘的可靠性的保护层的集成芯片结构的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

在集成芯片制造期间，可以在围绕多个导电互连层的介电结构上方形成接合焊盘。接合焊盘可以通过在互连层上方沉积导电材料(例如，金属)并且随后图案化导电材料以限定接合焊盘形成。在限定接合焊盘之后，可以在接合焊盘上形成一个或多个钝化层。随后图案化一个或多个钝化层以形成暴露接合焊盘的开口。

开口可以通过对一个或多个钝化层实施第一蚀刻工艺形成。第一蚀刻工艺可以使用具有氟蚀刻化学物质的干蚀刻剂。然而，应该理解，来自干蚀刻剂的氟可以与接合焊盘的金属(例如，铝)相互作用，以在接合焊盘上形成氟化副产物(例如，alf3)。氟化副产物可以与水分(例如，来自空气、随后的湿清洁工艺等)反应，以形成可以损坏接合焊盘并且导致电故障的化合物(例如，以形成aloh3和3hf)。

因此，为了去除氟化副产物，可以使用基于非氟的蚀刻剂(例如，氩)实施第二蚀刻工艺。然而，虽然基于非氟的蚀刻剂可以去除氟化副产物，但是基于非氟的蚀刻剂也可以损坏下面的接合焊盘，从而给予接合焊盘粗糙的表面。粗糙的表面导致与上面的导体(例如，焊料凸块)的不良粘合和/或电连接。此外，为了避免污染，可以在专用室中实施使用基于非氟的蚀刻剂的第二蚀刻工艺。然而，用于第二蚀刻工艺的专用室的使用可能减慢产量。缓慢的产量可能导致接合焊盘的可靠性问题，因为氟化副产物会随着时间的流逝吸收水分并且使接合焊盘降解。因此，缓慢的产量可能导致违反第二蚀刻工艺的q时间要求(例如，蚀刻工艺可能具有大约2小时的q时间)，从而驱动衬底的返工并且进一步损害产量并且增大与制造工艺相关的成本。

在一些实施例中，本发明涉及形成具有接合焊盘结构的集成芯片的方法，该接合焊盘结构包括设置在接合焊盘上并且配置为减轻在接合焊盘上形成蚀刻副产物(例如，氟金属副产物)的保护层。方法可以通过在形成在衬底上方的介电结构内形成多个互连层实施。在介电结构上形成接合焊盘层，并且在接合焊盘层上形成保护层。图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。随后实施湿蚀刻工艺以去除保护层并且暴露接合焊盘的上表面。因此，方法使用保护层防止干蚀刻工艺的副产物积聚在接合焊盘上，并且因此消除了随后使用基于非氟的干蚀刻剂对接合起作用的需要。此外，使用湿蚀刻工艺以去除保护层减轻了对接合焊盘的损坏，从而使得接合焊盘具有提供良好可靠性的接合焊盘的光滑上表面。

图1示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片100的一些实施例的截面图。

集成芯片100包括设置在衬底102上方的介电结构106。在一些实施例中，一个或多个晶体管器件104可以设置在衬底102内。介电结构106围绕多个互连层108。在一些实施例中，多个互连层108可以电耦接至衬底102内的一个或多个晶体管器件104。在一些实施例中，多个互连层108可以包括设置为沿介电结构106的最上表面的顶部互连层108t。

接合焊盘110设置在介电结构106上方。在一些实施例中，接合焊盘110可以设置在顶部互连层108t正上方。在其他实施例中(未示出)，一个或多个再分布层可以设置在多个互连层108和接合焊盘110之间。钝化结构112围绕接合焊盘110。在一些实施例中，钝化结构112可以包括分别包括不同介电材料的一个或多个钝化层。在一些实施例中，钝化结构112可以从沿接合焊盘110的侧壁延伸至接合焊盘110的顶部正上方。钝化结构112具有限定接合焊盘110上方的开口113的侧壁。开口113完全穿过钝化结构112延伸至接合焊盘110的上表面。导电接合结构116设置在开口113内和接合焊盘110的上表面110u上。在一些实施例中，导电接合结构116可以包括导电凸块(例如，焊料凸块)、导电柱(例如，铜柱、铜微柱)、凸块下金属(ubm)等。

保护层114垂直设置在接合焊盘110的顶部和钝化结构112之间，并且具有进一步限定开口113的侧壁。保护层114包括相对于钝化结构112和/或接合焊盘110具有高蚀刻选择性的材料。高蚀刻选择性允许以与钝化结构112和/或接合焊盘110不同的速率(例如，更高的速率和/或更低的速率)蚀刻保护层114。例如，在一些实施例中，保护层114可以包括当暴露于第一蚀刻剂(例如，干蚀刻剂)时以比钝化结构112更低的速率蚀刻并且当暴露于第二蚀刻剂(例如，湿蚀刻剂)时以比钝化结构112更高的速率蚀刻的材料。在一些实施例中，保护层114可以包括当暴露于第二蚀刻剂(例如，湿蚀刻剂)时也以比接合焊盘110更高的速率蚀刻的材料。在一些实施例中，保护层114可以包括例如金属，诸如钛(例如，tin)。

保护层114和钝化结构112之间的高蚀刻选择性允许钝化结构112内的开口113通过不蚀刻穿过保护层114的第一蚀刻工艺形成。能够在钝化结构112内形成开口113而不蚀刻穿过保护层114允许第一蚀刻工艺的副产物形成在保护层114上而不形成在接合焊盘110上。此外，保护层114和接合焊盘110之间的高蚀刻选择性允许保护层114的一部分通过不会严重损坏接合焊盘110的第二蚀刻工艺去除，从而使得接合焊盘110的上表面110u具有提供良好可靠性的接合焊盘110的光滑性。

图2a示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片200的一些额外的实施例的截面图。

集成芯片200包括布置在衬底102上方的介电结构106。介电结构106包括多个堆叠的ild层106a-106d。在一些实施例中，多个堆叠的ild层106a-106d可以通过蚀刻停止层(未示出)分隔开。在各个实施例中，多个堆叠的ild层106a-106d可以包括氧化物(例如，sio2、sico等)、氟硅酸盐玻璃、磷酸盐玻璃(例如，硼磷酸盐硅酸盐玻璃)等中的一种或多种。

介电结构106围绕多个互连层108a-108c。多个互连层108a-108c可以包括导电接触件108a、互连布线108b和/或互连通孔108c。在各个实施例中，多个互连层108a-108c可以包括铝、铜、钨和/或等。在一些实施例中，多个互连层108a-108c可以耦接至设置在衬底102内的晶体管器件104。在各个实施例中，晶体管器件104可以包括mosfet(金属氧化物半导体场效应晶体管)器件、bjt(双极结型晶体管)器件、hemt(高电子迁移率晶体管)器件等。

接合焊盘110布置在介电结构106上方。接合焊盘110包括导电材料，诸如铝、铜和/或等。在各个实施例中，接合焊盘110可以具有在大约8,000埃和大约之间、在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。在一些实施例中，胶层206可以设置在接合焊盘110和设置为沿介电结构106的最上表面的顶部互连层108t之间。胶层206配置为作为接合焊盘110和介电结构106之间的阻挡层。在一些实施例中，胶层206也可以提高接合焊盘110和顶部互连层108t之间的粘合。在一些实施例中，胶层206可以包括氮化钽、氮化钛等。

接合焊盘110被一个或多个下部钝化层202-204横向围绕。在一些实施例中，接合焊盘110可以包括设置在一个或多个下部钝化层202-204上方的水平延伸的表面。在一些这样的实施例中，接合焊盘110可以包括具有第一上表面110u1的中心区域和具有位于第一上表面110u1上方的第二上表面110u2的外围区域。在一些实施例中，一个或多个下部钝化层202-204可以包括设置在介电结构106上的第一下部钝化层202和设置在第一下部钝化层202上的第二下部钝化层204。在一些实施例中，第一下部钝化层202可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施例中，第二下部钝化层204可以包括氧化物、未掺杂的硅酸盐玻璃(usg)、硼磷硅酸盐玻璃(bpsg)等。在一些实施例中，第一下部钝化层202可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。在一些实施例中，第二下部钝化层204可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

在一些实施例中，一个或多个上部钝化层208-210设置在接合焊盘110上方。一个或多个上部钝化层208-210可以包括设置在第二下钝化层204上的第一上部钝化层208和设置在第一上部钝化层208上的第二上部钝化层210。一个或多个上部钝化层208-210具有限定接合焊盘110正上方的开口113的侧壁。在一些实施例中，第一上部钝化层208可以包括氧化物、usg、bpsg等。在一些实施例中，第一上部钝化层208可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。在一些实施例中，第二上部钝化层210可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施例中，第二上部钝化层210可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

保护层114垂直设置在接合焊盘110的第二上表面110u2和第一上部钝化层208之间。在一些实施例中，保护层114完全限制在接合焊盘110上方。如图2b的顶视图222所示(沿图2a的截面线a-a′截取)，保护层114可以在完整的路径内绕接合焊盘110的外围连续延伸。在一些实施例中，保护层114可以包括环形。

在一些实施例中，保护层114是或包括金属或金属化合物。例如，保护层114可以包括氮化钛、氮化钽、氧化钛等。在一些这样的实施例中，保护层114可以具有包括金属并且进一步限定开口113的一个或多个侧壁。在一些实施例中，保护层114可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。通过具有大于大约的厚度，保护层114能够防止用于在一个或多个上部钝化层208-210内形成开口113的蚀刻工艺损坏接合焊盘110。通过具有小于的厚度，能够快速去除保护层114以暴露接合焊盘110，而对产量的影响较小。

掩模层212垂直设置在保护层114和第一上部钝化层208之间。在一些实施例中，保护层114具有接触接合焊盘110的底面和接触掩模层212的上表面。在一些实施例中，掩模层212可以包括氮化物(例如，氮氧化硅)、碳化物(例如，碳氧化硅)等。在一些实施例中，掩模层212可以具有在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

保护层114和掩模层212分别包括进一步限定开口113的一个或多个侧壁。在一些实施例中，保护层114具有从第一上部钝化层208、第二上部钝化层210和/或掩模层212的侧壁横向缩进非零距离214的侧壁。在一些实施例中，非零距离214可以在大约和大约之间、在大约和大约之间的范围内或其他合适的值。保护层114的侧壁的横向缩进使得掩模层212悬在保护层114上方并且沿开口113的一侧形成腔216。腔216由接合焊盘110的第二上表面110u2、保护层114的侧壁和掩模层212的下表面限定。

导电接合结构116设置在接合焊盘110上方。在一些实施例中，导电接合结构116可以包括导电柱116a和导电柱116a上方的盖层116b。在一些实施例中，导电柱116a可以包括铜柱、铜微柱等。在一些实施例中，盖层116b可以包括锡、金等中的一种或多种。在一些实施例中，导电柱116a可以设置在腔216内。在一些实施例中，导电柱116a可以完全填充腔216。在其他实施例中，导电柱116a可以不完全填充腔216，从而在导电柱116a的侧壁和保护层114的侧壁之间留下空隙(未示出)。

在各个实施例中，保护层的侧壁(例如，图2a的保护层114)可以具有不同的侧壁轮廓。例如，在一些实施例中，由于用于蚀刻保护层的蚀刻工艺，保护层的侧壁可以具有弯曲的侧壁轮廓。图3a至图3b示出了具有不同侧壁轮廓的保护层114的一些非限制性实施例的截面图。

如图3a至图3b所示，保护层114具有使得保护层114具有限定腔216的凹曲率的侧壁的弯曲的侧壁轮廓。设置在保护层114的顶面上的掩模层212具有更小曲率的侧壁。例如，掩模层212可以具有基本平坦的侧壁。

在一些实施例中，如图3a的截面图300所示，保护层114可以具有弯曲的侧壁114s1，其在垂直位于保护层114的顶面和底面之间的点处具有最大倾斜的曲率。在这样的实施例中，弯曲的侧壁114s1沿垂直位于保护层114的顶面和底面之间的线给予保护层114最小的宽度。在其他实施例中，如图3b的截面图302所示，保护层114可以具有弯曲的侧壁114s2，其在沿保护层114的顶面的点处具有最大的斜率。在这样的实施例中，弯曲的侧壁114s2可以具有沿保护层114的顶面给予保护层114最小的宽度的曲率。

图4示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片400的一些额外的实施例的截面图。

集成芯片400包括设置在衬底102上方的介电结构106。多个互连层设置在介电结构106内。在一些实施例中，多个互连层可以包括下部互连层402a和上部互连层402b。在一些实施例中，下部互连层402a可以设置在具有第一结构完整性的一个或多个下部层间介电(ild)层(例如，低k介电材料、超低k介电材料等)内。在一些实施例中，上部互连层402b可以设置在具有大于第一结构完整性的第二结构完整性的一个或多个上部ild层内。在一些实施例中，为了在接合焊盘110下方提供增大的结构支撑，下部互连层402a可以包括设置在配置为向接合焊盘110提供结构支撑的通孔阵列内的通孔。通孔阵列403分别具有设置在垂直相邻的互连布线之间的多个通孔。在一些实施例中，通孔阵列可以不设置在上部互连层402b的垂直相邻的互连布线之间。

在一些实施例中，接合焊盘110可以具有通过水平延伸的下表面110h耦接至上侧壁110s2的下侧壁110s1。在一些实施例中，下侧壁110s1成一定角度，以使得接合焊盘110的下半部分的宽度随着与水平延伸的下表面110h的距离的增大而减小。在一些实施例中，下侧壁110s1是弯曲的。在一些实施例中，上侧壁110s2成一定角度，以使得接合焊盘110的上半部分的宽度随着与水平延伸的下表面110h的距离的增大而减小。

一个或多个上部钝化层208-210设置在接合焊盘110上方。在一些实施例中，一个或多个上部钝化层208-210可以具有远离设置在接合焊盘110上方的导电接合结构116的圆形的外侧壁。在一些实施例中，一个或多个上部钝化层208-210沿上表面比沿侧壁可以具有更大的厚度。

图5示出了具有配置为提高接合焊盘的可靠性的保护层的集成芯片500的一些额外实施例的截面图。

集成芯片包括设置在围绕多个互连层108的介电结构106上方的接合焊盘110。保护层114设置在接合焊盘110上，并且掩模层212设置在保护层114上。一个或多个上部钝化层208-210位于掩模层212上方。

凸块下金属(ubm)结构502设置在接合焊盘110上方。在一些实施例中，ubm结构502包括扩散阻挡层和晶种层。在一些实施例中，扩散阻挡层也可以用作粘合层(或胶层)。扩散阻挡层可以包括钽、氮化钽、钛、氮化钛或它们的组合。晶种层包括配置为能够沉积金属柱、焊料凸块等的材料。在一些实施例中，ubm结构502可以限定设置在保护层114的侧壁和ubm结构502之间的空隙504。在其他实施例中，ubm结构502可以直接接触保护层114的侧壁。导电接合结构116(例如，焊料凸块、铜柱、铜微柱等)可以设置在ubm结构502上方。

图6至图16示出了形成具有配置为提高接合焊盘的可靠性的保护层的集成芯片结构的方法的一些实施例的截面图600-1600。虽然关于方法描述了图6至图16，但是应该理解，图6至图16中公开的结构不限于这种方法，而是可以作为独立于方法的结构独立存在。

如图6的截面图600所示，在衬底102内形成一个或多个晶体管器件104。在各个实施例中，衬底102可以是任何类型的半导体主体(例如，硅、sige、soi等)，诸如半导体晶圆和/或晶圆上的一个或多个管芯以及与其相关的任何其他类型的半导体和/或外延层。在一些实施例中，一个或多个晶体管器件104可以包括通过在衬底102上方沉积栅极介电膜和栅电极膜形成的晶体管。随后图案化栅极介电膜和栅电极膜以形成栅极电介质104a和栅电极104b。随后可以注入衬底102，以在栅电极104b的相对侧上的衬底102内形成源极区域104c和漏极区域104d。

在形成一个或多个晶体管器件104之后，在衬底102上方的介电结构106内形成多个互连层108。在一些实施例中，介电结构106可以包括多个ild层。在一些实施例中，多个互连层108可以包括导电接触件108a、互连布线108b和互连通孔108c。在一些实施例中，多个互连层108可以通过形成多个ild层中的一个、选择性蚀刻ild层以在ild层内限定通孔洞和/或沟槽、在通孔洞和/或沟槽内形成导电材料(例如，铜、铝等)以填充开口以及实施平坦化工艺(例如，化学机械平坦化工艺)形成。

如图7的截面图700所示，可以在介电结构106上方形成一个或多个下部钝化层202-204。在一些实施例中，形成一个或多个下部钝化层202-204可以包括在介电结构106上方形成第一下部钝化层202以及随后在第一下部钝化层202上方形成第二下部钝化层204。在一些实施例中，第一下部钝化层202可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施例中，第一下部钝化层202可以通过沉积工艺(例如，cvd、pe-cvd、ald等)形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。在一些实施例中，第二下部钝化层204可以包括氧化物、硅酸盐玻璃(例如，bsg、psg等)。在一些实施例中，第二下部钝化层204可以通过沉积工艺(例如，cvd、pe-cvd、ald等)形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

如图8的截面图800所示，根据第一蚀刻工艺选择性图案化一个或多个下部钝化层202-204，以形成穿过一个或多个下部钝化层202-204延伸的接合焊盘开口802。在一些实施例中，接合焊盘开口802暴露多个互连层108中的顶部互连层108t。在一些实施例中，可以根据第一掩模层806通过将一个或多个下部钝化层202-204暴露于第一蚀刻剂804选择性图案化一个或多个下部钝化层202-204。在一些实施例中，第一蚀刻剂804可以包括具有包括氟、氯等的蚀刻化学物质的干蚀刻剂。在一些实施例中，第一掩模层806可以包括光敏材料(例如，光刻胶)、硬掩模等。

如图9的截面图900所示，在接合焊盘开口802内和第二下钝化层204的上表面上方形成胶材料902。在一些实施例中，胶材料902可以包括氮化钽、氮化钛等。在一些实施例中，胶材料902可以通过沉积工艺(例如，cvd、pe-cvd、ald等)形成为在和之间、在和之间的范围内或其他合适的值的厚度。

在接合焊盘开口802内和在胶材料902上方形成接合焊盘层904。在一些实施例中，接合焊盘层904可以包括铝、铜等。在一些实施例中，接合焊盘层904可以通过沉积工艺(例如，cvd、pe-cvd、ald等)、镀工艺等形成。在各个实施例中，接合焊盘层904可以形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

如图10的截面图1000所示，在接合焊盘层904上方形成保护层114。在一些实施例中，保护层114是或包括金属或金属化合物。例如，保护层114可以包括金属，诸如钛(例如，氮化钛、氧化钛等)、钽(例如，氮化钽)等。在一些实施例中，保护层114可以通过沉积工艺(例如，cvd、pe-cvd、ald等)形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

因为在一个或多个下部钝化层202-204中的接合焊盘开口802内形成接合焊盘层904，所以接合焊盘层904具有第一上表面904u1和第一上表面904u1上方的第二上表面904u2。在一些实施例中，接合焊盘110的第一上表面904u1可以具有大于或等于大约2微米的宽度906。具有大于或等于大约2微米的宽度906可以防止用于形成保护层114的沉积工艺的阴影影响保护层114的厚度。例如，如果宽度906小于大约2微米，则具有轻微角度的沉积工艺可以导致随后可以阻挡接合焊盘的开口的保护层114的不均匀。

如图11的截面图1100所示，在保护层114上方形成掩模层212。在一些实施例中，掩模层212可以包括氮氧化物(例如，氮氧化硅)、碳氧化物(例如，碳氮化硅)等。在一些实施例中，掩模层212可以通过沉积工艺(例如，cvd、pe-cvd、ald等)形成为在大约和大约之间、在大约和大约之间的范围内或合适的值的厚度。

如图12的截面图1200所示，根据第二蚀刻工艺选择性图案化接合焊盘层(图11的904)、胶材料(图11的902)、保护层114和掩模层212。第二蚀刻工艺将保护层114和掩模层212限制在接合焊盘110上方。在一些实施例中，根据第二掩模层1204，通过将接合焊盘层(图11的904)、胶材料(图11的902)、保护层114和掩模层212暴露于第二蚀刻剂1202可以选择性图案化接合焊盘层(图11的904)、胶材料(图11的902)、保护层114和掩模层212。在一些实施例中，第二蚀刻剂1202可以包括具有包括氟、氯等的蚀刻化学物质的干蚀刻剂。在一些实施例中，第二掩模层1204可以包括光敏材料(例如，光刻胶)、硬掩模等。

如图13的截面图1300所示，在掩模层212上方形成一个或多个上部钝化层208-210。一个或多个上部钝化层208-210可以包括第一上部钝化层208和第二上部钝化层210。在一些实施例中，第一上部钝化层208可以包括氧化物、usg、bpsg等。在一些实施例中，第一上部钝化层208可以形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。在一些实施例中，第二上部钝化层210可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施例中，第二上部钝化层210可以形成为在大约和大约之间、在大约和大约之间的范围内或其他合适的值的厚度。

如图14的截面图1400所示，选择性图案化一个或多个上部钝化层208-210和掩模层212，以形成穿过一个或多个上部钝化层208-210和掩模层212延伸的初始开口1402。在一些实施例中，初始开口1402暴露保护层114的上表面。在一些实施例中，根据第三掩模层1406，通过将一个或多个上部钝化层208-210和掩模层212暴露于第三蚀刻剂1404，可以选择性图案化一个或多个上部钝化层208-210和掩模层212。在一些实施例中，第三蚀刻剂1404可以包括具有包括氟、氯等的蚀刻化学物质的干蚀刻剂。在一些实施例中，第三掩模层1406可以包括光敏材料(例如，光刻胶)、硬掩模等。

在一些实施例中，第三蚀刻剂1404可以与保护层114反应，以沿保护层114的上表面和/或侧壁和/或沿一个或多个上部钝化层208-210的侧壁形成金属副产物1408。在一些实施例中，金属副产物1408可以包括氟。例如，在一些实施例中，金属副产物1408可以包括氟化钛(tifx)。

如图15的截面图1500所示，实施湿蚀刻工艺以去除保护层114的一部分并且以限定暴露接合焊盘110上表面的开口113。在一些实施例中，湿蚀刻工艺可以通过将保护层114暴露于湿蚀刻剂实施。在一些实施例中，湿蚀刻剂1502可以包括过氧化氢(h2o2)。在其他实施例中，湿蚀刻剂1502可以包括氢氧化钾(koh)、氢氟酸(hf)等。在一些实施例中，湿蚀刻剂可以对金属副产物(图14的1408)起作用，并且从一个或多个上部钝化层1302-1304的侧壁去除金属副产物(图14的1408)。

湿蚀刻剂1502相对于一个或多个上部钝化层208-210和掩模层212具有高蚀刻选择性。高蚀刻选择性使得湿蚀刻剂1502比一个或多个上部钝化层208-210和掩模层212更快地蚀刻保护层114。例如，在一些实施例中，保护层114与第一上部钝化层208、第二上部钝化层210和/或掩模层212的蚀刻比率可以在10:1和100:1之间的范围内、在50:1和100:1之间的范围内、在100:1和1,000:1之间的范围内或其他范围。在其他实施例中，保护层114与第一上部钝化层208、第二上部钝化层210和/或掩模层212的蚀刻比率可以大于大约10:1、大于大约100:1或大于大约1,000:1。

在一些实施例中，湿蚀刻剂1502可以垂直和横向蚀刻保护层114。在一些这样的实施例中，在完成湿蚀刻工艺之后，掩模层212可以悬在保护层114的侧壁和掩模层212的侧壁之间的间隔上方。所得的掩模层212横向延伸越过保护层114的侧壁以形成由保护层114的侧壁和掩模层212的下表面限定的腔216。在一些实施例中，保护层114可以从第一上部钝化层208、第二上部钝化层210和/或掩模层212的侧壁横向凹进非零距离214。在一些实施例中，非零距离214可以在大约和大约之间、在大约和大约之间的范围内或其他合适的值。

在一些实施例中，湿蚀刻剂1502相对于接合焊盘110也可以具有高蚀刻选择性。高蚀刻选择性使得湿蚀刻剂比接合焊盘110更快地蚀刻保护层114。在一些实施例中，湿蚀刻剂1502可以以在大约和大约之间的范围内的第一蚀刻速率蚀刻保护层114，并且可以以大约的蚀刻速率蚀刻接合焊盘110。在一些实施例中，保护层114与接合焊盘110的蚀刻比率可以大于大约10:1、大于大约100:1或大于大约1000:1。接合焊盘110的低蚀刻速率使得接合焊盘110具有基本光滑的上表面(例如，上表面比通过干蚀刻工艺获得的表面更光滑)。

在一些实施例中，在湿蚀刻工艺完成之后，可以实施退火工艺。退火工艺可以从接合焊盘110、保护层114、掩模层212和/或一个或多个上部钝化层208-210去除水分，以防止接合焊盘110的降解(例如，氧化)。退火工艺可以进一步和/或可选地释放接合焊盘110内的金属的应力。在一些实施例中，退火工艺可以通过将衬底102暴露于在大约100℃和大约750℃之间、在大约200℃和大约500℃之间、在大约250℃和大约300℃之间的范围内或其他合适的范围内的温度实施。

如图16的截面图1600所示，在由一个或多个上部钝化层208-210限定的开口113内形成导电接合结构116。在一些实施例中，导电接合结构116可以包括导电凸块(例如，焊料凸块)。

图17示出了形成具有配置为提高接合焊盘的可靠性的保护层的集成芯片结构的方法1700的一些实施例的流程图。

虽然将本文中公开的方法1700示出和描述为一系列步骤或事件，但是应该理解，这样的步骤或事件的示出顺序不应解释为限制意义。例如，除了本文示出和/或描述的那些步骤或事件之外，一些步骤可以以不同的顺序发生和/或与其他步骤或事件同时发生。此外，可能不需要全部示出的步骤实现本文的描述的一个或多个方面或实施例。此外，本文描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中执行。

在1702中，在衬底上方的介电结构内形成多个互连层。图6示出了对应于步骤1702的一些实施例的截面图600。

在1704中，在介电结构上方形成一个或多个下部钝化层。图7示出了对应于步骤1704的一些实施例的截面图700。

在1706中，图案化一个或多个下部钝化层以形成接合焊盘开口。图8示出了对应于步骤1706的一些实施例的截面图800。

在1708中，在接合焊盘开口内并且在一个或多个下部钝化层上方形成接合焊盘层。图9示出了对应于步骤1708的一些实施例的截面图900。

在1710中，在接合焊盘层上方形成保护层。图10示出了对应于步骤1710的一些实施例的截面图1000。

在1712中，在保护层上方形成掩模层。图11示出了对应于步骤1712的一些实施例的截面图1100。

在1714中，图案化掩模层、保护层和接合焊盘层以限定由保护层覆盖的接合焊盘。图12示出了对应于步骤1714的一些实施例的截面图1200。

在1716中，在接合焊盘上方形成一个或多个上部钝化层。图13示出了对应于步骤1716的一些实施例的截面图1300。

在1718中，实施蚀刻工艺以去除一个或多个上部钝化层的一部分并且以形成暴露保护层的初始开口。图14示出了对应于步骤1718的一些实施例的截面图1400。

在1720中，实施湿蚀刻工艺以去除保护层的一部分并且以形成暴露接合焊盘的上表面的开口。图15示出了对应于步骤1720的一些实施例的截面图1500。

在1722中，实施退火工艺。图15示出了对应于步骤1722的一些实施例的截面图1500。

在1724中，在接合焊盘上形成导电结构(例如，导电凸块)。图16示出了对应于步骤1724的一些实施例的截面图1600。

因此，在一些实施例中，本发明涉及集成芯片的接合焊盘结构，其具有设置在导电接合焊盘上并且配置为减轻在导电接合焊盘上形成蚀刻副产物(例如，氟金属副产物)的保护层。

在一些实施例中，本发明涉及形成集成芯片的方法。方法包括：在形成在衬底上方的介电结构上形成接合焊盘层，介电结构围绕多个互连层；在接合焊盘层上形成保护层；图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘；在保护层上方形成一个或多个上部钝化层；实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口；以及实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。在一些实施例中，干蚀刻工艺使用具有包括氟的蚀刻化学物质的干蚀刻剂。在一些实施例中，湿蚀刻工艺横向蚀刻保护层，使得保护层横向凹进越过一个或多个上部钝化层的侧壁。在一些实施例中，方法还包括：在图案化接合焊盘层和保护层之前，在保护层上方形成掩模层；在掩模层上方形成第一掩模层；以及根据第一掩模层，蚀刻掩模层、保护层和接合焊盘层。在一些实施例中，在完成湿蚀刻工艺之后，掩模层悬在保护层的侧壁和掩模层的侧壁之间的间隔上方。在一些实施例中，干蚀刻工艺在一个或多个上部钝化层的一个或多个侧壁上形成金属副产物；并且湿蚀刻工艺从一个或多个上部钝化层的一个或多个侧壁去除金属副产物。在一些实施例中，湿蚀刻工艺形成进一步限定接合焊盘上方的开口的保护层的侧壁。在一些实施例中，保护层包括氮化钛。在一些实施例中，干蚀刻工艺沿保护层的顶部形成金属副产物，金属副产物包括氟和钛。

在其他实施例中，本发明涉及形成集成芯片的方法。方法包括：在衬底上方形成接合焊盘层；在接合焊盘层上形成保护层；图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘；在保护层上方形成一个或多个上部钝化层；蚀刻一个或多个上部钝化层以暴露保护层的上表面；实施湿蚀刻工艺以从接合焊盘的上表面去除保护层的一部分；以及在实施湿蚀刻工艺之后，在接合焊盘上方形成导电凸块。在一些实施例中，湿蚀刻工艺配置为以比一个或多个上部钝化层和接合焊盘更快的速率蚀刻保护层。在一些实施例中，一个或多个上部钝化层横向接触保护层的侧壁。在一些实施例中，方法还包括：在形成一个或多个上部钝化层之前，在保护层上方形成掩模层。在一些实施例中，保护层包括金属。

在又一些其他实施例中，本发明涉及集成芯片。集成芯片包括：多个互连层，设置在衬底上方的介电结构内；接合焊盘，设置在介电结构上方；一个或多个上部钝化层，设置在介电结构和接合焊盘上方，其中，一个或多个上部钝化层包括限定接合焊盘正上方的开口的一个或多个侧壁；以及保护层，包括直接设置在一个或多个上部钝化层和接合焊盘之间的金属，金属具有进一步限定开口的一个或多个侧壁。在一些实施例中，一个或多个上部钝化层包括面向接合焊盘并且延伸越过金属的一个或多个侧壁的下表面。在一些实施例中，一个或多个上部钝化层包括：第一上部钝化层，设置为沿接合焊盘的侧壁并且位于接合焊盘的上表面正上方；以及第二上部钝化层，设置在第一上部钝化层上方，第一上部钝化层和第二上部钝化层连续且横向延伸越过保护层的相对侧壁。在一些实施例中，保护层包括氮化钛。在一些实施例中，集成芯片，还包括：掩模层，设置在保护层上方并且在一个或多个上部钝化层下方，掩模层横向延伸越过保护层的一个或多个侧壁。在一些实施例中，保护层具有接触接合焊盘的底面和接触掩模层的上表面。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。