半导体器件和形成半导体器件的方法与流程

本申请的实施例涉及半导体器件和形成半导体器件的方法。

背景技术：

半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了处理和制造ic的复杂性。

例如，已经开发出形成具有低介电常数的栅极间隔件(诸如空气间隔件)的方法。然而，随着器件尺寸的不断减小，形成空气间隔件的常规方法可能会导致问题，诸如栅极结构塌陷、不期望的蚀刻副产物、对其他组件的过量损坏等。因此，虽然形成低k介电栅极间隔件的常规方法通常已经足够，但是它们并不是在所有方面都已令人满意。

技术实现要素：

本申请的一些实施例提供了一种半导体器件，包括：衬底；栅极结构，在垂直方向上设置在所述衬底上方，其中，所述栅极结构在第一水平方向上延伸；以及空气间隔件，在与所述第一水平方向不同的第二水平方向上设置为与所述栅极结构的第一部分相邻，其中，所述空气间隔件在由所述垂直方向和所述第一水平方向限定的截面侧视图中具有垂直边界。

本申请的另一些实施例提供了一种半导体器件，包括：衬底；栅极结构，在垂直方向上位于所述衬底上方，其中，所述栅极结构在第一水平方向上延伸；空气间隔件，在所述第一水平方向上延伸，其中，所述空气间隔件在与所述第一水平方向不同的第二水平方向上与所述栅极结构分隔开，其中，所述空气间隔件位于与所述栅极结构的第一段相邻的位置；以及第一介电间隔件，在所述第二水平方向上延伸，其中，所述第一介电间隔件位于与所述栅极结构的第二段相邻的位置，并且其中，所述第一介电间隔件和所述空气间隔件形成边界。

本申请的又一些实施例提供了形成半导体器件的方法，包括：在衬底上方形成栅极结构，其中，所述栅极结构至少包括第一介电间隔件和第二介电间隔件，并且其中，在顶视图中，所述栅极结构、所述第一介电间隔件和所述第二介电间隔件的每个在第一水平方向上延伸；在所述栅极结构上方形成图案化的硬掩模结构，其中，所述图案化的硬掩模结构限定暴露所述栅极结构的部分的开口；以及通过所述开口实施蚀刻工艺以通过至少部分去除所述第一介电间隔件来形成空气间隔件，其中，所述图案化的硬掩模结构在所述蚀刻工艺期间用作蚀刻掩模。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的各个方面的finfet器件的立体图。

图2a是根据本发明的各个方面的在制造的各个阶段的finfet器件的实施例的截面图。

图2b是根据本发明的各个方面的在制造的各个阶段的finfet器件的实施例的顶视图。

图3和图3a至图7是根据本发明的各个方面的在制造的各个阶段的finfet器件的实施例的截面图。

图8至图9是根据本发明的各个方面的ic布局的部分的顶视图。

图10至图11是根据本发明的各个方面的在制造的各个阶段的ic的部分的顶视图。

图12示出了环形振荡器的电路图。

图13是根据本发明的各个方面的sram的电路图。

图14示出了根据本发明实施例的集成电路制造系统。

图15是根据本发明的各个方面的制造半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，在以下本发明中，在另一部件上、连接至和/或耦接至另一部件的部件的形成可以包括其中部件以直接接触的形式形成的实施例，并且可以包括其中可以在部件之间介入额外部件从而使得部件可以不直接接触的实施例。此外，使用例如“下部”、“上部”、“水平”、“垂直”、“在…之上”、“在…上方”、“在…下方”、“在…之下”、“向上”、“向下”、“顶部”、“底部”等空间相对术语及其衍生词(例如，“水平地”、“向下地”、“向上地”等)以易于理解本发明的一个部件与另一部件的关系。空间相对术语旨在包括部件的器件的不同方位。更进一步，当用“约”、“大概”等描述数值或数值范围时，该术语旨在涵盖在包括数值的合理范围内的数值，诸如在数值的+/-10％内或本领域技术人员所理解的其他值。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。

本发明总体上涉及半导体器件，并且更具体地涉及场效应晶体管(fet)，诸如平面fet或三维鳍式fet(finfet)。本发明的一方面涉及作为半导体器件制造的一部分形成高k金属栅极间隔件。

在制造finfet结构期间，可以形成气隙(称为空气间隔件)代替设置在栅极结构(例如，高k金属栅极结构(hkmg))的侧壁上的栅极间隔件。在一些实施例中，在栅极结构和有源器件区域中的额外介电层之间形成的空气间隔件减小了栅极结构的电容，从而提高了finfet结构的整体性能(例如，速度)。然而，形成空气间隔件的常规方法可能仍需要提高。例如，可能难以在不引起栅极结构摆动或塌陷的情况下以高的高宽比(例如，沟槽的高度与宽度的比率)的情况形成空气间隔件。作为另一实例，常规的空气间隔件形成工艺可能对某些其他组件(诸如浅沟槽隔离(sti)结构)造成损坏。作为又一实例，常规的空气间隔件形成工艺可能生成不期望的蚀刻副产物，这可能影响器件性能。

上面讨论的许多这些问题都源于以下事实：常规的空气间隔件形成工艺形成不加区别地用于所有类型的ic器件的空气间隔件。然而，在现实应用中，某些类型的ic器件(例如，环形振荡器)可能更多受益于具有空气间隔件，而其他类型的ic器件(sram)可能不需要空气间隔件。本发明在形成空气间隔件之前考虑了这一点，并且因此对于需要它们的ic器件形成空气间隔件，但是对于可能不需要它们的ic器件不形成空气间隔件。换句话说，本发明选择性在晶圆上形成用于特定类型的ic器件的空气间隔件，而不形成用于晶圆上的其余ic器件的空气间隔件。在一些实施例中，可以使用光刻以图案化硬掩模实现选择性空气间隔件的形成，并且图案化的硬掩模可以用于限定晶圆中要形成空气间隔件的区域。选择性空气间隔件的形成减轻了栅极结构的摆动或塌陷问题，减少了不期望的蚀刻副产物，并减轻了对sti结构的损坏。下面更详细讨论本发明的各个方面。

参考图1，示出了示例性finfet器件10的立体图。finfet器件结构10包括n型finfet器件结构(nmos)15和p型finfet器件结构(pmos)25。finfet器件结构10包括衬底102。衬底102可以由硅或其他半导体材料制成。可选地或额外地，衬底102可以包括其他元素半导体材料，诸如锗。在一些实施例中，衬底102由化合物半导体制成，诸如碳化硅、砷化镓、砷化铟或磷化铟。在一些实施例中，衬底102由合金半导体制成，诸如硅锗、碳化硅锗、磷砷化镓或磷化镓铟。在一些实施例中，衬底102包括外延层。例如，衬底102可以包括位于块状半导体上方的外延层。

finfet器件结构10还包括在z方向上从衬底102延伸并且在y方向上被间隔件105围绕的一个或多个鳍结构104(例如，si鳍)。鳍结构104在x方向上是细长的，并且可以可选地包括锗(ge)。鳍结构104可以通过使用适当工艺形成，诸如光刻和蚀刻工艺。在一些实施例中，使用干蚀刻或等离子工艺从衬底102蚀刻鳍结构104。在一些其他实施例中，鳍结构104可以通过多重图案化光刻工艺形成，诸如双重图案化光刻(dpl)工艺。dpl是通过将图案分成两个交错的图案在衬底上构造图案的方法。dpl允许增强部件(例如，鳍)的密度。鳍结构104还包括外延生长材料120，其可以(连同鳍结构104的部分一起)用作finfet器件结构10的源极/漏极。

隔离结构108(诸如浅沟槽隔离(sti)结构的)形成为围绕鳍结构104。在一些实施例中，鳍结构104的下部被隔离结构108围绕，并且鳍结构104的上部从隔离结构108突出，如图1所示。换句话说，鳍结构104的部分嵌入在隔离结构108中。隔离结构108防止电干扰或串扰。

finfet器件结构10还包括栅极堆叠件结构，包括栅电极110和栅电极110下方的栅极介电层(未示出)。栅电极110可以包括多晶硅或金属。金属包括氮化钽(tan)、镍硅(nisi)、钴硅(cosi)、钼(mo)、铜(cu)、钨(w)、铝(al)、钴(co)、锆(zr)、铂(pt)或其他适用材料。可以在后栅极工艺(或栅极替换工艺)中形成栅电极110。硬掩模层112和114可以用于限定栅电极110。也可以在栅电极110的侧壁上以及硬掩模层112和114上方形成一个或多个介电层115。在至少一个实施例中，介电层115可以与栅电极110直接接触。可以图案化一个或多个介电层115以形成栅极间隔件，并且可以根据本发明去除一些栅极间隔件以形成空气间隔件，如下面更详细地讨论。

栅极介电层(未示出)可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的介电材料或它们的组合。高k介电材料的实例包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆等或它们的组合。

在一些实施例中，栅极堆叠件结构包括额外的层，诸如界面层、覆盖层、扩散/阻挡层或其他适用的层。在一些实施例中，在鳍结构104的中央部分上方形成栅极堆叠件结构。在一些其他实施例中，在鳍结构104上方形成多个栅极堆叠件结构。在一些其他实施例中，栅极堆叠件结构包括伪栅极堆叠件，并且在实施高热预算工艺之后，稍后由金属栅极(mg)替换。

栅极堆叠件结构通过沉积工艺、光刻工艺和蚀刻工艺形成。沉积工艺包括化学汽相沉积(cvd)、物理汽相沉积(pvd)、原子层沉积(ald)、高密度等离子体cvd(hdpcvd)、金属有机cvd(mocvd)、远程等离子体cvd(rpcvd)、等离子体增强cvd(pecvd)、镀、其他合适的方法和/或它们的组合。光刻工艺包括光刻胶涂覆(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥(例如，硬烘烤)。蚀刻工艺包括干蚀刻工艺或湿蚀刻工艺。可选地，光刻工艺可以由其他适当的方法实现或代替，诸如无掩模光刻、电子束写入和离子束写入。

图2a是沿x-z平面的半导体器件200的部分的示意性局部截面侧视图。在一些实施例中，对应于图1所示的切线a-a’的位置截取截面切口。由于切线a-a’在x方向上延伸，所以图2a也可以称为x切口。出于一致性和清楚的原因，类似于图1中出现的那些的组件在图2a中标记相同。

图2a示出了鳍结构104的部分以及生长在鳍结构104上的外延层120。层间介电(ild)结构210设置在外延层120上方。帽结构220设置在ild结构210上方。

同时，栅极介电层106设置在鳍结构104上方。在一些实施例中，栅极介电层106包括高k栅极电介质(例如，具有大于约4的介电常数的材料)。作为非限制性实例，高k栅极电介质可以包括：氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆等或它们的组合。应该理解，栅极介电层106也可以包括界面层(il)(或形成在界面层上方)，其可以包括作为非限制性实例的氧化硅。为了简单的原因，此处未单独示出il。栅极介电层106可以每个具有u形，因为它们可以通过填充由于去除伪栅极结构留下的开口形成。然后在栅极介电层106上方形成栅电极110。栅电极110和栅极介电层106可以统称为栅极结构，例如，高k金属栅极(hkmg)结构。

栅极间隔件结构250设置在栅极介电层106的侧壁上。栅极间隔件结构250可以通过图案化上面参考图1讨论的一个或多个介电层115形成。在一些实施例中，栅极间隔件结构250可以包括直接设置在栅电极110的侧壁上的介电间隔件260、设置为与介电间隔件260相邻的空气间隔件270以及设置为与空气间隔件270相邻的介电间隔件280。介电间隔件260在x方向上比空气间隔件270和介电间隔件280基本更薄，例如薄许多倍。在一些实施例中，在形成hkmg结构之后形成空气间隔件270。然而，应该理解，这并非旨在进行限制，因为空气间隔件270也可以在形成hkmg结构之前形成。

由于空气间隔件270设置在介电间隔件260和介电间隔件280之间，介电间隔件260也可以称为内部介电间隔件，介电间隔件280也可以称为外部介电间隔件，并且空气间隔件270也可以称为中间间隔件。虽然空气间隔件270包括空气(其在技术上是介电材料)，但是介电间隔件260和介电间隔件280可以每个包括与空气不同的一种或多种介电材料，诸如碳氮化硅(sicn)、硅氮氧化碳(sicon)或非空气的合适的低k介电材料(例如，具有小于约4的介电常数的介电材料)。

在一些实施例中，空气间隔件270可以通过去除可以最初形成的代替空气间隔件270的非空气介电材料形成。这样的介电材料可以具有与间隔件260和280不同的材料组成。例如，介电材料可以包括氧化硅，而介电间隔件260和介电间隔件280可以包括sicn、sicon或低k材料。随后，空气间隔件270可以通过选择性去除介电材料而基本不影响介电间隔件260和介电间隔件280来形成。由于它们的材料组成不同，可以利用要去除的介电材料和其他材料(诸如介电间隔件260和280)之间的蚀刻选择性来实施蚀刻工艺。如下面将更详细地讨论，图3示出了这样的介电材料在其被去除以形成空气间隔件270之前的实施例。

仍参考图2a，空气间隔件270具有高高宽比(例如，大于10:1)，是其深度(在z方向上测量)除以其宽度(在x方向上测量)的比率。这样的高高宽比意味着难以形成空气间隔件270，并且如果没有采取适当的措施避免，则会未如预期的对半导体器件200的其余部分造成损坏。

图2b示出了半导体器件200的顶视图，以进一步示出本发明的概念。应该理解，图2a的截面图是沿图2b的切线c-c’截取的。如图2b所示，在可以包括鳍结构的有源区域550-551上方形成包括栅极介电层106和栅电极110的栅极结构。栅极介电层106和栅电极110每个在y方向上延伸，而有源区域550-551每个在x方向上延伸。在栅极介电层106的侧壁上也形成栅极间隔件260、275和280。然而，去除栅极间隔件275的部分，以在选择的区域中形成空气间隔件270。栅极间隔件275和空气间隔件270形成边界或界面500a，这是本发明的独特物理特性中的一个。如将在下面更详细地讨论，选择性形成空气间隔件270将提高器件的制造和性能。

根据本发明的各个方面，形成空气间隔件270涉及使用光刻工艺以图案化硬掩模结构，然后，其用于限定晶圆的形成空气间隔件(诸如空气间隔件270)的区域。这样的选择性空气间隔件形成方案有助于避免与常规空气间隔件形成工艺相关的许多问题，如下面更详细地讨论。

图3至图7是沿y-z平面的半导体器件200的部分的示意性局部截面侧视图。在一些实施例中，该截面对应于图1所示的切线b-b’的位置截取。由于切线b-b’在y方向上延伸，所以图3至图7也可以称为y切割。出于一致性和清楚的原因，类似于图1中出现的那些的组件在图3至图7中标为相同。

参考图3，多个鳍结构104a-104f垂直从衬底102突出。这些鳍结构104a-104f中的一些可以是用于nfet的鳍结构，而这些鳍结构104a-104f中的其他一些可以是用于pfet的鳍结构。应该理解，可以在鳍结构104a-104f上外延生长外延层，诸如外延层120(见图1或图2a)。然而，由于图3中的截面是在切线b-b’处截取的(见图1)，这是生长外延层120的外部的区域，因此外延层在图3中不可见。隔离结构108(例如，sti)在z方向上垂直设置在衬底102上方，并且在y方向上横向设置在鳍结构104a-104f之间。

介电间隔件层300在z方向上垂直设置在隔离结构108上方和鳍结构104a-104f上方。介电间隔件层300可以通过图案化上面讨论的介电层115中的一个形成。在一些实施例中，介电间隔件层300包括类似于隔离结构108(或与之相同)的材料组成。由于它们的基本类似(或甚至相同)的材料组成，如果不采取适当的措施避免，则蚀刻介电间隔件层300也可能未如预期的损坏隔离结构108。在一些实施例中，介电间隔件层300可以包括氧化硅。在其他实施例中，介电间隔件层300可以每个包括低k介电材料。

介电间隔件层300也是设置在图2a的介电间隔件260和介电间隔件280之间的介电层。图3至图7和下面的讨论解释了根据本发明的各个方面如何至少部分去除介电间隔件层300以形成图2a的空气间隔件270。同样，由于对应于图3的截面图的y切割(例如，沿着图1中的切线b-b’)的位置，金属栅电极本身或外延层在图3中可能不直接可见。

仍参考图3，在介电间隔件层300上方形成硬掩模层310，在硬掩模层310上方形成硬掩模层320，并且在硬掩模层320上方形成硬掩模层330。硬掩模层310具有与栅电极110(见图1至图2a)不同的材料组成，从而使得可以将蚀刻选择性配置为存在于硬掩模层310和栅电极110之间。在一些实施例中，硬掩模层310和栅电极110之间的蚀刻选择性大于或等于2:1，这意味着在蚀刻工艺中，用于硬掩模层310的蚀刻速率至少是用于栅电极110的蚀刻速率的两倍(反之亦然)。

硬掩模层330具有与硬掩模层320不同的材料组成，从而使得可以将蚀刻选择性配置为存在于硬掩模层330和硬掩模层320之间。在一些实施例中，硬掩模层330和硬掩模层320之间的蚀刻选择性大于或等于2:1，这意味着在蚀刻工艺中，用于硬掩模层330的蚀刻速率至少是硬掩模层320的蚀刻速率的两倍(反之亦然)。在一些实施例中，硬掩模层330和硬掩模层310之间的蚀刻选择性也大于或等于2:1。

在一些实施例中，硬掩模层310可以包括氮化硅、氧化硅或氮氧化硅，硬掩模层320可以包括氮化硅、氧化硅或氮氧化硅，并且硬掩模层330可以包括氮化硅、氧化硅或氮氧化硅。

在硬掩模层330上方形成三层光刻胶350。三层光刻胶350可以包括底层360、中间层370和顶层380。在一些实施例中，底层360包括抗反射涂层材料，并且因此可以称为底部抗反射涂层(barc)。使用光刻工艺，可以包括一个或多个步骤，诸如光刻胶涂覆、曝光、曝光后烘烤、显影、硬烘烤等，可以将顶层380图案化为多个段，诸如段381、382和383。段381-383限定开口390和391。

图3a示出了半导体器件200的不同截面的叠加截面图。除了图3的截面图，图3a叠加形成在鳍结构104a-104f上的外延层120。由于外延层120形成在栅极结构的外部，因此外延层120在图3的截面图中不直接可见。因此，图3a通过示出外延层120来帮助读者理解各个层的相对位置和设置。

现在参考图4，对半导体器件200实施硬掩模蚀刻工艺400。蚀刻工艺400可以在一些实施例中包括湿蚀刻工艺或在其他实施例中包括干蚀刻工艺。由三层光刻胶350的顶层380的段381-383限定的图案转移至底层360，其用于图案化下方的硬掩模层330和320。应该理解，在蚀刻工艺中可以使用两种或更多种类型的蚀刻剂，例如，可以在蚀刻硬掩模层330中使用第一类型的蚀刻剂，并且第二类型的蚀刻剂可以用于蚀刻硬掩模320。在任何情况下，开口390和391穿过硬掩模层330和320垂直蚀刻，并且暴露硬掩模层310的部分。由于硬掩模层310以及硬掩模层320和330之间的蚀刻选择性，硬掩模蚀刻工艺400可以“打开”硬掩模层330和320而基本不影响硬掩模层310。以这种方式，硬掩模层310可以用作本文的硬掩模蚀刻工艺400的蚀刻停止层。

现在参考图5，对半导体器件200实施barc去除工艺420以去除底层360的剩余段。在一些实施例中，barc去除工艺420包括光刻胶剥离或灰化工艺。注意，在硬掩模层310仍在适当的位置时，实施barc去除工艺420。因此，硬掩模层310在barc去除工艺420期间用作下方的层的保护层，这防止了其下方的层在barc去除工艺420期间被损坏。

现在参考图6，对半导体器件200实施硬掩模蚀刻工艺450，以穿过硬掩模层310垂直蚀刻开口390和391。换句话说，硬掩模蚀刻工艺450“打开”硬掩模层310，从而暴露介电间隔件层300的区域。由于硬掩模层310和330之间的蚀刻选择性，硬掩模蚀刻工艺450可以基本去除硬掩模层310，而硬掩模层330保持基本不受影响。在一些实施例中，硬掩模蚀刻工艺450包括湿蚀刻工艺。在其他实施例中，硬掩模蚀刻工艺450包括干蚀刻工艺。

现在参考图7，对半导体器件200实施空气间隔件形成工艺480。在硬掩模层310-330的剩余部分用作保护掩模的情况下，空气间隔件形成工艺480可以包括湿蚀刻工艺或干蚀刻工艺，以蚀刻掉未被保护(例如，由开口390-391暴露)的介电间隔件层300的部分。在一些实施例中，蚀刻工艺可以使用hf、h2o、he和/或n2作为蚀刻剂。

去除介电间隔件层300产生空气间隔件270。空气隔离件270可以至少部分暴露鳍结构的子集，例如鳍结构104b、104c、104d和104e的顶面和侧面的一部分。由本发明形成的空气间隔件270的独特物理特性中的一个是其可以具有边界500，边界500具有垂直分量500a。换句话说，介电间隔件层300的剩余部分和空气间隔件270可以共用在z方向上部分垂直延伸的边界500。注意，垂直边界500a可以不是线性的，但是可以具有半圆形的轮廓(或弯曲的)或梯形的轮廓。此外，在现实器件中，垂直边界500a可以不是完美的线性、半圆形或梯形。相反，垂直边界500a可以具有凹陷、凸块、突起或以其他方式表现出表面形貌变化或粗糙度。然而，垂直边界500a的整体轮廓仍可以类似于直线、半圆(或弧形)或梯形。

由于使用硬掩模层310-330限定空气间隔件270，因此可以形成这样的垂直边界500a。换句话说，用硬掩模层310-330作为保护掩模，用于去除介电间隔件层300的蚀刻工艺产生垂直边界500a。相比之下，常规的空气间隔件可能缺少这样的垂直边界500a，因为常规的空气间隔件形成工艺不使用硬掩模来限定空气间隔件。

垂直边界500a存在是因为对于需要它们的器件选择性形成了空气间隔件270，但是对于不需要它们的器件则不形成空气间隔件270。例如，与鳍结构104b-104f相关的晶体管可以是具有空气间隔件的益处远大于缺点的ic应用中的晶体管。这些晶体管可以是速度至关重要的ic应用中的晶体管，诸如环形振荡器。可以利用空气间隔件的其他示例性器件可以包括sram器件、逻辑器件(诸如行/列解码器)、移位寄存器等。晶体管速度与时间常数成反比，时间常数是电阻乘以电容的乘积。降低介电常数(例如，通过实施空气间隔件)将降低电容，这进而将减小时间常数并增大速度。因此，可以看出空气间隔件最适合晶体管速度需要快的应用。

另一方面，与鳍结构104a相关的晶体管不形成空气间隔件，因为与鳍结构104相关的晶体管在速度不是关键问题的ic应用中。例如，对于存储器器件，诸如sram器件，晶体管速度可能不是大问题，并且因此sram器件可以不需要空气间隔件。更详细地，实施空气间隔件可能带来一定量的风险，例如，它们可能导致栅极结构的摆动甚至塌陷。此外，实施制造工艺以形成空气间隔件可能导致对某些器件组件(例如，空气间隔件下面的sti结构)的未如预期的蚀刻损坏和/或生成不期望的蚀刻副产物或废物，这也可能降低器件性能。因此，本公开的发明人认识到，选择地为对速度至关重要的应用中的晶体管器件(例如，与鳍结构104b-104f相关)实施空气间隔件是最佳的，而不是对所有晶体管进行相同处理(例如，如它们都需要空气间隔件)，因为对于这些器件而言，具有空气间隔件的益处远大于风险。然而，对于速度不是重要问题的晶体管器件(例如，与鳍结构104a相关)，本发明认识到，从空气间隔件获得的任何潜在益处可能不会超过其实施的风险。因此，本发明内容不形成用于这些晶体管器件的空气间隔件。

应该理解，虽然以上参考图3至图7讨论的实施例利用三个硬掩模层(例如，硬掩模层310、320和330)限定将要形成空气间隔件的区域，但是根据本发明的其他实施例，两个硬掩模层也可以用于限定用于空气间隔件的区域。例如，在一些实施例中，可以省略硬掩模层330。

图8示出了半导体器件200的ic布局的部分的示意性局部顶视图。图8帮助示出如何限定光刻掩模以用于生成硬掩模层310-330(或用于限定空气间隔件270的区域)。更详细地，图8的顶视图示出了示例性有源区域550-551，其中它们每个具有在x方向上延伸的细长矩形的形状。图8的顶视图还示出了示例性栅极结构580-584，其中它们每个都具有在y方向上延伸的细长矩形的形状。当形成栅极结构580-584时，可以形成为hkmg结构，并且可以每个包括具有类似于栅极电极110的金属栅电极和类似于上面讨论的高k栅极介电层106的高k栅极介电层的hkmg栅极结构。为了简单的原因，本文没有分别或单独示出栅极结构580-584的栅电极和栅极介电层，但是应该理解，它们的沉积可以类似于图2b所示的那样。

可以从ic设计布局中提取有源区域550-551和栅极结构580-584的布局信息，其可以从ic设计室接收，并且可以采用图形数据系统(gds)文件的形式。从ic设计室接受的gds文件和/或其他数据文件也可以指示与不同区域中的晶体管器件相关的应用程序类型。基于该信息，生成光刻掩模以实施限定用于空气间隔件形成的区域的硬掩模层(诸如硬掩模层310-330)。例如，图8示出了对应于由硬掩模层限定的开口的区域600，使得可以通过开口实施蚀刻以形成空气间隔件。例如，区域600可以对应于上面参考图3至图7讨论的开口390或391中的一个。

可以如下限定区域600。首先，确定哪些ic器件应具有实施的空气间隔件(例如，环形振荡器或其他高速应用)，并确定用于这些ic器件的对应有源区域的位置。为了提供实例的目的，假设有源区域551是一个这样的有源区域。下一步，将有源区域551的x方向边界620和621“向外推”或在y方向上扩展距离640。在一些实施例中，距离640大于约0且小于约50纳米(nm)。距离640的该范围有助于提高所得器件，同时使栅极结构581-583摆动或塌陷的可能性最小。在该操作之后，区域600具有x方向边界650和651。

有源区域551的y方向边界670和671也“向内推”或在x方向上收缩距离680。在一些实施例中，距离680大于约20nm并且小于约50纳米(nm)。距离680的该范围有助于提高所得器件，同时使栅极结构581-583摆动或塌陷的可能性最小。在该操作之后，区域600具有y方向边界690和691。

在已经限定区域600的情况下，可以生成光刻掩模以限定硬掩模层。例如，硬掩模层将对应于ic布局的除区域600以外的区域。或者说，硬掩模层将限定对应于区域600的开口。由于空气间隔件蚀刻工艺通过区域600(或对应于区域600的开口)实施，因此可以在区域600中选择性形成空气间隔件，但是不在区域600外部。由于区域600内部的晶体管比区域600外部的晶体管更重视速度，因此区域600中空气间隔件的选择性实施将有助于优化不同类型的晶体管器件的性能(例如，对于区域600内部和其外部的晶体管)。

如上所讨论，本发明的空气间隔件的选择性实施还产生独特的物理特性，诸如以上讨论的垂直边界500a。在图8的顶视图中，对于栅极结构581-583中的每个，垂直边界500a将出现在边界650或651处或附近。更详细地，栅极结构580-584将每个具有形成在其侧壁上的介电栅极间隔件，其中介电栅极间隔件每个在y方向上延伸。

为了提供简单图示的目的，现在参考图9，其中在顶视图中示出了示例性介电栅极间隔件260、275和280作为用于栅极结构580-584的栅极间隔件。具体地，介电栅极间隔件260直接设置在栅极结构580-584中的每个的侧壁上，介电间隔件275设置在介电间隔件260的侧壁上，并且介电间隔件280设置在介电间隔件275的侧壁上。

然而，在区域600内，空气间隔件270(设置在栅极介电间隔件260和280之间)形成为用于栅极结构581-583的空气间隔件。这是因为用于形成空气间隔件270的蚀刻工艺是通过对应于区域600的硬掩模开口实施的。因此，蚀刻掉区域600内的介电间隔件275的部分以形成空气间隔件270。同时，在形成空气间隔件270之后，区域600外部的介电间隔件275的部分仍保留，因为它们受到硬掩模层的保护并且未被蚀刻。因此，在区域600的边界650/651处或附近形成空气间隔件270的垂直边界500a。如图9所示，每个垂直边界500a是空气间隔件270和剩余的介电间隔件275之间的界线。

栅极结构580和584没有空气间隔件，因为它们可以属于不需要空气间隔件的器件类型(例如，sram)。类似地，栅极结构581-583的在区域600外部的部分也可以属于不需要空气间隔件的器件类型，或者至少空气间隔件的益处没有超过潜在的风险。栅极结构581-583的在区域600内的部分属于具有空气间隔件的益处远大于风险的器件，例如它们可以属于高速器件，诸如环形振荡器。

图10是根据本发明的实施例的在制造阶段的半导体器件200的简化的示意性局部顶视图。在制造的这个阶段，已形成栅极结构，诸如栅极结构580-583，其每个都在y方向上延伸，并通过ild210在x方向上彼此分隔开。也已经在栅极结构中的每个的任一侧上形成空气间隔件270。空气间隔件270的位置至少部分由硬掩模结构340限定，其可以包括硬掩模层310、320和330。换句话说，硬掩模结构340每个在x方向上延伸并且在y方向上彼此分隔开，从而限定开口345。在开口345下方形成空气间隔件270。为了简单的原因，在此未具体示出除空气间隔件270之外的其他介电栅极间隔件。

图11是根据本发明的实施例的在制造阶段的半导体器件200的简化的示意性局部顶视图。图11也包括图2a所示的切线a-a’。换句话说，可以通过沿图11中的切线a-a’截取的截面来获得图2a的截面图。然而，在图11所示的顶视图中，去除了设置在外延层120之上的ild210和帽结构220，从而暴露外延层120。

在该制造阶段，去除硬掩模结构340。在诸如栅极结构580-582和栅极结构590-592的栅极结构的相对侧上形成空气间隔件270。介电栅极间隔件280也设置为邻近空气间隔件270。换句话说，空气间隔件270设置在栅极结构580/581/582和介电栅极间隔件280之间。ild210位于介电栅极间隔件280之间。外延层120在y方向上设置在相邻的栅极结构之间，例如，在栅极结构580和590之间、在栅极结构581和591之间以及在栅极结构582和592之间。

图12示出了根据本发明的方面以提供应为其形成空气间隔件的器件的实例的简单的环形振荡器的电路图。例如，环形振荡器可以包括奇数个反相器，其在所示的实施例中可以是三个反相器m1、m2和m3。反相器m1的输出端电连接至反相器m2的输入端，反相器m2的输出端电连接至反相器m3的输入端，并且反相器m3的输出端电连接至反相器m1的输入端，从而形成由串联电连接的反相器m1、m2和m3组成的回路或环路。在一些实施例中，反相器m1、m2和m3可以使用cmos晶体管实现。例如，反相器m1、m2和m3中的每个可以包括pmos和nmos。pmos和nmos的栅极彼此连接，并用作反相器的输入端。pmos的源极/漏极中的一个与vdd(例如，电压轨)相连。pmos的源极/漏极中的另一个与nmos的源极/漏极中的一个相连，并用作反相器的输出端。nmos的源极/漏极中的另一个接地。使用电容器cl对电容(例如，反相器的输出电容)建模。当然，应该理解，图12仅示出了环形振荡器的简单实施例，而并非旨在进行限制。此外，本发明的空气间隔件可以形成为不是环形振荡器的其他合适的器件。

图13示出了以提供不需要形成本发明的空气间隔件的器件的实例的sram器件的电路图。sram器件是使用双稳态锁存电路(例如，触发器)以存储二进制信息位的类型的半导体存储器。图13示出了单端口sram单元(例如，1位sram单元)5的示例性电路示意图。单端口sram单元5包括上拉晶体管pu1、pu2；下拉晶体管pd1、pd2；以及传输门晶体管pg1、pg2。如电路图所示，晶体管pu1和pu2是p型晶体管，诸如上面讨论的p型finfet，而晶体管pg1、pg2、pd1和pd2是上面讨论的n型finfet。

上拉晶体管pu1和下拉晶体管pd1的漏极耦接在一起，并且上拉晶体管pu2和下拉晶体管pd2的漏极耦接在一起。晶体管pu1和pd1与晶体管pu2和pd2交叉耦合以形成第一数据锁存器。晶体管pu2和pd2的栅极耦接在一起并耦接至晶体管pu1和pd1的漏极，以形成第一存储节点sn1，并且晶体管pu1和pd1的栅极耦接在一起并耦接至晶体管pu2和pd2的漏极，以形成互补的第一存储节点snb1。上拉晶体管pu1和pu2的源极耦接至电源电压vcc(也称为vdd)，并且下拉晶体管pd1和pd2的源极耦接至电压vss，其在一些实施例中可以是电接地。

第一数据锁存器的第一存储节点sn1通过传输门晶体管pg1耦接至位线bl，并且互补的第一存储节点snb1通过传输门晶体管pg2耦接至互补位线blb。第一存储节点n1和互补的第一存储节点snb1是通常处于相反的逻辑电平(逻辑高或逻辑低)的互补节点。传输门晶体管pg1和pg2的栅极耦接至字线wl。

当然，应该理解，图13仅示出了sram器件的简单实施例，而并非旨在进行限制。此外，可以为不是sram器件的其他合适的器件形成本发明的空气间隔件。

图14示出了根据本发明的实施例的集成电路制造系统700。制造系统700包括通过通信网络718连接的多个实体702、704、706、708、710、712、714、716......、n。网络718可以是单个网络，或可以是各种不同的网络，诸如内联网和因特网，并且可以包括有线和无线通信信道。

在实施例中，实体702表示用于制造协作的服务系统；实体704表示用户，诸如监控感兴趣的产品的产品工程师；实体706表示工程师，诸如控制工艺和相关方案的处理工程师，或设备工程师，以监视或调整处理工具的条件和设置；实体708表示用于ic测试和测量的计量工具；实体710表示半导体处理工具；实体712表示与处理工具710相关的虚拟计量模块；实体714表示与处理工具710和另外的其它处理工具相关的高级处理控制模块；并且实体716表示与处理工具710相关的采样模块。

每个实体可以与其它实体交互，并且可以向其它实体提供和/或从其它实体接收集成电路制造、处理控制和/或计算能力。每个实体还可以包括用于实施计算和实施自动化的一个或多个计算机系统。例如，实体714的高级处理控制模块可以包括其中编码有软件指令的多个计算机硬件。计算机硬件可以包括硬盘驱动器、闪存驱动器、cd-rom、ram存储器、显示器件(例如，监视器)、输入/输出器件(例如，鼠标和键盘)。软件指令可以用任何合适的编程语言编写并且可以被设计为执行特定任务。

集成电路制造系统700实现了实体之间的交互以用于集成电路(ic)制造，以及ic制造的高级处理控制。在实施例中，高级处理控制包括根据计量结果调整适用于相关晶圆的一个处理工具的处理条件、设置和/或方案。

在另一实施例中，根据基于工艺质量和/或产品质量确定的最佳采样率，从处理的晶圆的子集测量计量结果。在又一实施例中，根据基于工艺质量和/或产品质量的各种特征确定的最佳采样场/点，从处理的晶圆子集所选的场和点测量计量结果。

ic制造系统700提供的一种能力可以在诸如设计、工程和处理、计量和高级处理控制的区域中实现协作和信息访问。由ic制造系统700提供的另一种能力可以集成诸如计量工具和处理工具之间的设施之间的系统。这种集成使设施能够协调其活动。例如，集成计量工具和处理工具可以使制造信息更有效地结合至制造工艺中，并且可以利用集成在相关处理工具中的计量工具从在线或现场测量中启用晶圆数据。

在一些实施例中，ic制造系统700可以用于获得ic布局设计(例如，以gds文件的形式从ic设计室获得)，根据以上讨论修改ic布局设计(例如，确定器件或区域以选择性形成空气间隔件)，并促进光刻掩模(例如，用于限定硬掩模层的光刻掩模)的制造，这可能涉及制造光刻掩模或将用于光刻掩模的设计发送给第三方制造商。

图15是示出根据本发明的另一实施例的制造半导体器件的方法900的流程图。方法900包括在衬底上方形成栅极结构的步骤910。栅极结构至少包括第一介电间隔件和第二介电间隔件。在顶视图中，栅极结构、第一介电间隔件和第二介电间隔件的每个在第一水平方向上延伸。

方法900包括在栅极结构上方形成图案化的硬掩模结构的步骤920。图案化的硬掩模结构限定暴露栅极结构的部分的开口。在一些实施例中，形成图案化的硬掩模结构包括至少形成第一硬掩模层和形成在第一硬掩模层上方的第二硬掩模层。在第一硬掩模层和第二硬掩模层之间存在蚀刻选择性。

方法900包括通过开口实施蚀刻工艺以通过至少部分去除第一介电间隔件来形成空气间隔件的步骤930。硬掩模结构在蚀刻工艺期间用作蚀刻掩模。在一些实施例中，蚀刻工艺在空气间隔件和第一介电间隔件的未去除部分之间形成垂直边界。在一些实施例中，垂直边界包括具有线性形状、半圆形形状或梯形形状的段。在一些实施例中，第二介电间隔件基本不受蚀刻工艺影响。

应该理解，仍可以在上面讨论的步骤910-930之前、期间或之后实施额外的步骤。例如，方法900可以包括以下步骤：接收集成电路(ic)布局设计；分析集成电路布局设计；基于分析，确定应当在其中形成空气间隔件的ic布局设计的第一区域和其中不需要形成空气间隔件的ic布局设计的第二区域；以及促进生成用于图案化硬掩模结构的一个或多个光刻掩模，从而使得由硬掩模结构限定的开口对应于ic布局设计的第一区域而不是第二区域。在一些实施例中，分析包括分析位于ic布局设计的多个区域中的晶体管器件的类型，包括第一区域和第二区域。在一些实施例中，确定包括确定位于第一区域中的晶体管器件具有比位于第二区域中的晶体管器件更快的速度。

总之，本发明采用多种技术以促进空气间隔件的形成。例如，分析了包含多种类型晶体管的ic布局设计。这些不同类型的晶体管可以位于ic布局设计的不同区域中。基于分析，确定哪些类型的晶体管应具有实现的空气间隔件，以及哪些类型的晶体管不应具有实现的空气间隔件。例如，应该具有实现的空气间隔件的晶体管的类型可以包括具有较快速度的晶体管。此后，可以提供硬掩模结构以限定对应于ic布局设计的要形成空气间隔件的区域的开口。通过开口实施蚀刻工艺以在该区域中选择性形成空气间隔件，而其余的ic布局设计被硬掩模结构覆盖，并且因此不会形成空气间隔件。

基于以上讨论，可以看出，本发明提供了优于常规空气间隔件的优势。然而，应该理解，不是所有的优势都已经在此处讨论，不同的实施例可提供不同的优势，并且没有特定的优势对于所有实施例都是需要的。一个优势是可以显著降低栅极结构摆动或塌陷的风险。这是因为空气间隔件延伸穿过栅极结构的部分(或沿栅极结构的部分的侧壁)，而不是沿栅极结构的整体延伸。另一优势是可以防止或减轻对诸如sti的其他器件组件的未如预期的蚀刻损坏。又一优势是可以消除不期望的蚀刻副产物。其他优势可以包括与现有制造工艺的兼容性以及实施的简便性和低成本。

以上描述的先进的光刻工艺、方法和材料可用于许多应用中，包括鳍式场效应晶体管(finfet)。例如，可以图案化鳍以在部件之间产生相对紧密的间隔，上述公开非常适合于这些。此外，可以根据以上公开内容处理在形成finfet的鳍中使用的间隔件，也称为芯轴。

本发明的一个方面涉及半导体器件。半导体器件包括：衬底和在垂直方向上设置在衬底上方的栅极结构。栅极结构在第一水平方向上延伸。空气间隔件在与第一水平方向不同的第二水平方向上设置为与栅极结构的第一部分相邻。空气间隔件在由垂直方向和第一水平方向限定的截面侧视图中具有垂直边界。

在一些实施例中，所述垂直边界包括线性分量。在一些实施例中，所述垂直边界包括半圆形分量。在一些实施例中，所述垂直边界包括梯形分量。在一些实施例中，半导体器件还包括：第一介电间隔件，直接设置在所述栅极结构的侧壁上；以及第二介电间隔件，设置为与所述空气间隔件相邻，其中，所述空气间隔件设置在所述第一介电间隔件和所述第二介电间隔件之间。在一些实施例中，半导体器件还包括：第三介电间隔件，设置在所述第一介电间隔件和所述第二介电间隔件之间，其中，所述第三介电间隔件与所述空气间隔件形成垂直边界。在一些实施例中，所述栅极结构包括不具有设置为与其相邻的空气间隔件的第二部分。在一些实施例中，所述栅极结构的所述第一部分是第一晶体管的一部分；所述栅极结构的所述第二部分是第二晶体管的一部分；以及所述第一晶体管具有比所述第二晶体管更大的速度。在一些实施例中，半导体器件还包括：鳍结构，从所述衬底垂直突出，其中，所述鳍结构在所述第二水平方向上延伸，并且其中，所述栅极结构部分包裹所述鳍结构。

本发明的另一方面涉及半导体器件。半导体器件包括：衬底和在垂直方向上位于衬底上方的栅极结构。栅极结构在第一水平方向上延伸。空气间隔件在第一水平方向上延伸。空气间隔件在与第一水平方向不同的第二水平方向上与栅极结构分隔开。空气间隔件位于与栅极结构的第一段相邻的位置。第一介电间隔件在第二水平方向上延伸。第一介电间隔件位于与栅极结构的第二段相邻的位置。第一介电间隔件和空气间隔件形成边界。

在一些实施例中，所述栅极结构的所述第一段属于第一类型的晶体管；所述栅极结构的所述第二段属于第二类型的晶体管；并且所述第一类型的晶体管具有比所述第二类型的晶体管更大的速度。在一些实施例中，半导体器件还包括：第二介电间隔件，直接位于所述栅极结构的所述第一段和所述第二段的侧壁上；以及第三介电间隔件，在所述第二方向上与所述第二介电间隔件间隔开，其中，所述空气间隔件和所述第一介电间隔件设置在所述第二介电间隔件和所述第三介电间隔件之间。在一些实施例中，所述第一介电间隔件具有与所述第二介电间隔件和所述第三介电间隔件不同的材料组成。

本发明的另一方面涉及制造半导体器件的方法。在衬底上方形成栅极结构。栅极结构至少包括第一介电间隔件和第二介电间隔件。在顶视图中，栅极结构、第一介电间隔件和第二介电间隔件每个在第一水平方向上延伸。在栅极结构上方形成图案化的硬掩模结构。图案化的硬掩模结构限定暴露栅极结构的部分的开口。通过开口实施蚀刻工艺以通过至少部分去除第一介电间隔件来形成空气间隔件。图案化的硬掩模结构在蚀刻工艺期间用作蚀刻掩模。

在一些实施例中，方法还包括：接收集成电路(ic)布局设计；分析所述集成电路布局设计；基于所述分析，确定应当在其中形成空气间隔件的所述集成电路布局设计的第一区域和其中不需要形成空气间隔件的所述集成电路布局设计的第二区域；以及促进生成用于图案化硬掩模结构的一个或多个光刻掩模，从而使得由所述图案化的硬掩模结构限定的所述开口对应于所述集成电路布局设计的所述第一区域而不是所述第二区域。在一些实施例中，所述分析包括分析位于所述集成电路布局设计的多个区域中的晶体管器件的类型，所述多个区域包括所述第一区域和所述第二区域；以及所述确定包括确定位于所述第一区域中的晶体管器件具有比位于所述第二区域中的晶体管器件更快的速度。在一些实施例中，所述蚀刻在所述空气间隔件和所述第一介电间隔件的未去除部分之间形成垂直边界。在一些实施例中，所述垂直边界包括具有线性形状、半圆形形状或梯形形状的段。在一些实施例中，所述第二介电间隔件基本不受所述蚀刻工艺的影响。在一些实施例中，形成所述图案化的硬掩模结构包括至少形成第一硬掩模层和形成在所述第一硬掩模层上方的第二硬掩模层，其中，在所述第一硬掩模层和所述第二硬掩模层之间存在蚀刻选择性。

上面概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的方面。本领域普通技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。