一种鳍式场效应晶体管及气体簇离子束形成钝鳍的方法与流程

文档序号:26054709发布日期:2021-07-27 15:31阅读:105来源:国知局
一种鳍式场效应晶体管及气体簇离子束形成钝鳍的方法与流程

本发明总体上涉及半导体制造,并且更具体地涉及鳍式场效应晶体管(finfet)结构和制造方法。



背景技术:

随着集成电路(ic)的小型化的持续趋势,需要尺寸越来越小的晶体管。随着器件尺寸的不断缩小,finfet技术变得越来越普遍。因此,期望具有改进的finfet器件和制造方法。

finfet制造中的一个实际问题是某些finfet可能包含多个鳍(子集),这些鳍需要外延合并鳍组,而其他finfet可能利用未合并的鳍。某些设备(例如sram)可能需要同时具有合并和未合并鳍的finfet。

在现有技术的方法中,去除一些鳍片以促进合并和未合并的鳍片(子集)。这种方法存在各种问题。去除伪鳍会导致鳍密度变化,从而导致伪栅多晶硅无法再塑化,从而在后续的替代金属栅工艺(rmg)中带来严峻挑战。



技术实现要素:

本发明目的是,提出一种改进的finfet器件即一种鳍式场效应晶体管及气体簇离子束形成钝鳍的方法。

本发明的技术方案是,一种半导体结构(鳍式场效应晶体管),包括:半导体衬底;绝缘体层,设置在半导体衬底上;多个鳍片设置在绝缘体层上;

其中多个鳍的第一子集由半导体材料组成,并且其中多个鳍的第二子集由介电材料组成;其中多个鳍的第二子集由氮化硅构成并且与多个鳍的第一子集交错;和

其中来自多个鳍的第一子集的鳍组与外延生长的硅合并,并且其中来自多个鳍的第一子集的至少一组鳍与n掺杂外延生长的硅合并,并且其中将来自多个鳍的第一子集中的至少另一组鳍与p型掺杂的外延生长的硅合并。

另一种半导体结构,包括:半导体衬底;在半导体衬底上形成有多个鳍;其中多个鳍的第一子集由半导体材料组成,并且其中多个鳍的第二子集由介电材料组成;其中多个鳍的第二子集由氮化硅构成并且与多个鳍的第一子集交错;并且其中来自多个鳍的第一子集的鳍组与外延生长的半导体材料合并,并且其中来自多个鳍的第一子集的至少一组鳍与n掺杂外延生长的半导体材料合并,并且其中来自多个鳍的第一子集中的至少另一组鳍与p型掺杂的外延生长的半导体材料合并。

在另一个实施例中,提供了一种半导体结构。该结构包括半导体衬底,在半导体衬底上形成的多个鳍片,其中多个鳍片的第一子集由半导体材料构成,并且其中多个鳍片的第二子集由介电材料构成。

在另一个实施例中,提供了一种用于将半导体结构上的多个半导体鳍的子集转换为介电鳍的方法。所述方法包括:掩蔽所述多个鳍的第一子集;将所述多个鳍的第二子集保留为未掩蔽的鳍;以及将气体簇离子束施加到所述未掩蔽的鳍,以将所述未掩蔽的鳍转换为介电鳍。

在另一个实施例中,提供了一种用于将半导体结构上的多个半导体鳍的子集转换为介电鳍的方法。该方法包括:掩蔽多个鳍的第一子集;将多个鳍的第二子集保留为未掩蔽的鳍;以及将离子注入施加到未掩蔽的鳍,以将未掩蔽的鳍转换为介电鳍。

有益效果:本发明能去除一些鳍片以促进合并和未合并的鳍片(子集)。去除虚设鳍增加了未合并的鳍之间的空间,防止不期望的鳍合并。因此,本发明的电路密度增加,从而减少sram或其他集成电路的尺寸。

附图说明

通过考虑以下结合附图的描述,本发明的结构,操作和优点将变得更加明显。这些附图旨在是说明性的,而不是限制性的。

为了说明清楚,一些附图中的某些元件可以被省略或未按比例示出。横截面视图可以是“切片”或“近视”横截面的形式,为了说明清楚,省略了某些背景线,否则在“真实”横截面视图中将是可见的。

通常,各个附图中,相似的元件可以用相似的数字表示,在这种情况下,通常,后两个有效数字可以相同,最高有效数字是附图的数字。此外,为清楚起见,在某些附图中可以省略一些附图标记。

图1示出了用于本发明的实施例的起点处的soi半导体结构。

图2示出了在鳍的子集上施加掩模的后续处理步骤之后的soi半导体结构。

图3示出了在将气体团簇离子束施加到该结构的后续处理步骤之后的soi半导体结构。

图4示出了将气体团簇离子束角度施加到结构的替代实施例。

图5示出了具有部分转换的鳍结构的本发明的替代实施例的细节。

图6示出了在去除掩模的后续处理步骤之后的soi半导体结构。

图7示出了在鳍合并的后续处理步骤之后的soi半导体结构。

图8示出了对于本发明的实施例在开始时的体半导体结构。

图9示出了在鳍的子集上施加掩模的后续处理步骤之后的体半导体结构。

图10示出了在将气体团簇离子束施加到结构的后续处理步骤之后的体半导体结构。

图11示出了在去除掩模的后续处理步骤之后的体半导体结构。

图12示出了在鳍合并的后续处理步骤之后的体半导体结构。

具体实施方式

finfet制造中的一个实际问题是某些finfet可能包含多个鳍(子集),这些鳍需要外延合并鳍组,而其他finfet可能利用未合并的鳍。某些设备(例如sram)可能需要同时具有合并和未合并鳍的finfet。

此外,去除虚设鳍增加了未合并的鳍之间的空间,但是由于横向生长和外延形态,去除单个虚设鳍没有提供足够的余量来完全防止不期望的鳍合并。因此,通常需要去除多个虚设鳍,从而降低电路密度,这增加了sram或其他集成电路的尺寸。

本发明的实施例通过利用气体团簇离子束工艺将半导体(硅)鳍片转换为绝缘介电鳍片而克服了上述缺点。

图1示出了用于本发明实施例的绝缘体上半导体(soi)的半导体结构100的起点。半导体结构100包括半导体衬底102。半导体衬底102形成半导体结构100的基础。半导体衬底102可以由几种已知的半导体材料中的任何一种制成,例如,硅,锗,硅锗合金,硅碳合金,硅锗碳合金,砷化镓,砷化铟,磷化铟,iii-v族化合物半导体材料,ii-vi族化合物半导体材料,有机半导体材料以及其他化合物半导体材料。绝缘体层104设置在半导体衬底102上。绝缘体层104可以包括掩埋氧化物(box)层。薄半导体层设置在绝缘体层104的顶部上。薄半导体层可以由硅组成。在替代实施例中,可以使用硅锗,锗,iii-v族化合物半导体,ii-v族半导体或这些材料的组合来在绝缘体层104的顶部上形成半导体层。在绝缘体层104上形成有多个半导体鳍106。

图2示出了在掩模的子集上施加掩模208的后续处理步骤之后的soi半导体结构200。如前所述,在附图的各个附图中,相似的元件可以用相似的数字表示,在这种情况下,通常后两个有效数字可以相同。例如,图1的半导体衬底202可以包括:图2类似于图1的半导体衬底102。将掩模208的区域沉积在将被保留为半导体鳍片的选择鳍片(通常表示为206b)上。未掩盖的(暴露的)鳍(未被掩膜208的区域覆盖的鳍)通常被指定为206a。裸露的鳍片将在接下来的工艺步骤中转换为介电鳍片。在一些实施例中,用于掩模208的材料包括光致抗蚀剂。在其他实施例中,用于掩模208的材料是硬掩模,例如氧化硅。可以使用工业标准的图案化技术在期望的鳍上形成掩模区域,该期望的鳍将被保持为半导体鳍。

图3示出了在向该结构施加气体团簇离子束(由标记为“g”的箭头指示)的后续处理步骤之后的soi半导体300结构。在气体团簇离子束(gcib)处理中,表面被高能气相原子团簇的光束轰击。当高压气体(例如10个大气压)以超声方式膨胀到真空(例如1x10-5torr),冷却然后冷凝成弱电离的簇时形成簇。电离的簇通过静电作用加速到很高的速度,并聚焦成撞击衬底表面的紧密束。与更分散的离子注入工艺相反,簇离子的原子几乎与衬底原子同时撞击并相互作用。在一个实施方案中,gcib物质是氮,其能量范围为约1kev至约100kev,剂量范围为约5e13原子/立方厘米至约2e15原子/立方厘米。气体团簇离子束通过gcib工具施加。当光束g撞击裸露的鳍片(通常显示为306a)时,硅鳍片将转换为氮化硅鳍片。因此,半导体鳍片被转换为介电鳍片。在其他实施例中,可以使用氧物代替氮物,在这种情况下,暴露的硅鳍被转化为氧化硅鳍。在另一个实施例中,可以同时使用氧气和氮气两种情况,在这种情况下,将暴露的硅鳍转换为氮氧化硅鳍。在另一个实施例中,半导体鳍包括硅锗,并且可以使用氮物质,在这种情况下,暴露的硅锗鳍被转换成氮化硅锗鳍。转换后的介电鳍片将成为即将出现的鳍片合并过程的障碍。本发明的另外的实施方案可以利用离子注入代替gcib。即,一些实施例可以包括将离子注入施加到未掩模的鳍上,以将未掩模的鳍转换成电介质鳍,例如氮化硅鳍。

图4示出了根据本发明的替代实施例,将气体簇离子束角度施加到该结构的半导体结构400。在该实施例中,光束g以与垂直线成角度a的角度施加。可以以从0(垂直)到a的各种中间角度施加光束g。在一些实施例中,a的范围从垂直的大约10度到垂直的大约20度。以一定角度施加气体团簇离子束g可使整个鳍片以比垂直(直下)情况下更低的能量设置转换为电介质(参见图3)。在期望避免由于气体团簇离子束的能量太高而导致结构损坏的情况下,该实施例可以用于保持较低的能量。

图5示出了具有部分转换的鳍结构的本发明的替代实施例的细节。鳍片506a由外部部分514组成,该外部部分514由诸如氧化物或氮化物的转换的电介质构成,并且该外部部分包围由硅构成的中心部分516。该实施例利用较低能量的gcib设置,使得整个鳍片不转换为电介质。可以以各种角度施加gcib束(见图4),使得外部514被转换为电介质,但是能量设置为使得gcib束不将中心部分516转换为电介质,因此,它保留为硅。然而,在外部514被转换为电介质的情况下,鳍片506a仍然可以用作电介质鳍片的目的。

图6示出了在去除掩模的后续处理步骤之后的soi半导体600结构(与图3的308比较)。可以使用仅去除掩模材料但不显着影响硅鳍606b,电介质鳍606a或绝缘体层604的选择性工艺来去除掩模。电介质鳍606a可以与硅鳍606b交错,使得在两个硅鳍之间设置单个电介质鳍,并且在每个电介质鳍之间设置一个或多个硅鳍。

图7示出了在鳍合并的后续处理步骤之后的soi半导体结构700。在实施例中,鳍片与外延生长的硅,硅锗,碳掺杂的硅或那些材料的任何合适的组合合并。外延生长的硅可以被原位掺杂各种掺杂剂,这取决于特定的半导体鳍片是要成为nfet还是pfet的一部分。注意,对于图2,在图7中,为了解释半导体结构的目的,每个鳍用参考标记。鳍片706a,706b,706d,706f,706h和706j是半导体鳍片,表示为白色。鳍片706c,706e和706g是介电鳍片,以阴影表示。

外延区域718合并鳍706a和706b。介电鳍706c用作隔离区域,其防止外延区718影响介电鳍706c右侧的半导体鳍706d,706f,706h和706j。在一些实施例中,鳍片706a和706b包括nfet晶体管,并且外延区域718可以原位掺杂有砷或磷。

外延区域722由电介质鳍片706c和电介质鳍片706e界定。在一些实施例中,半导体鳍片706d可以包括pfet晶体管,并且外延区域722可以原位掺杂有硼并且与半导体鳍片706d直接物理接触。半导体鳍706d可以是单鳍finfet的一部分。这样的finfet已经在各种应用中使用,例如在sram中使用的上拉门。因此有利的是,能够在两个介电鳍片(706c和706e)之间设置单个半导体鳍片(706d)以支持这些应用。

外延区域724由电介质鳍片706e和电介质鳍片706g界定。外延区724与半导体鳍706f直接物理接触。半导体鳍706f可以是附加的单鳍finfet的一部分。在一些实施例中,半导体鳍706f可以是单鳍pfet的一部分,并且外延区域724可以以与外延区域722相似的方式掺杂有硼。

外延区域720合并鳍706h和706j。介电鳍片706g用作隔离区域,其防止外延区720影响位于介电鳍片706g左侧的半导体鳍片706a,706b,706d和706f。在一些实施例中,鳍片706h和706j包括nfet晶体管,并且外延区域720可以以类似于外延区域718的方式原位掺杂有砷或磷。从这一点出发,可以使用工业标准工艺流程来完成finfet。

图8示出了对于本发明的实施例在开始时的体半导体结构800。半导体结构800包括体硅衬底802,其可以是晶片或管芯或其一部分的形式。在硅衬底802上形成多个总体上以806表示的鳍。可以使用工业标准图案化技术来形成鳍806。与soi结构100(参见图1)不同,在鳍片806和硅衬底802之间没有覆盖绝缘层(与图1的104相比)。

图9示出了在将掩模908施加在鳍的子集上的后续处理步骤之后的体半导体结构900。掩模908的区域被沉积在将被保留为半导体鳍的选择鳍(一般表示为906b)上。没有被掩模908的区域覆盖的暴露的鳍通常被指定为906a。在一些实施例中,用于掩模908的材料包括光致抗蚀剂。在其他实施例中,用于掩模908的材料是氧化物,例如氧化硅。可以使用工业标准的图案化技术来在期望的鳍上形成掩模区域,该期望的鳍将被保持为半导体鳍。

图10示出了在将气体团簇离子束(由标记为“g”的箭头指示)施加到结构的后续处理步骤之后的体半导体结构1000。与针对图1的soi情况所描述的相似。如图3所示,气体团簇离子束工艺用于将来自硅的暴露的鳍片转换成介电材料,例如氧化硅或氮化硅。如图1所示,使用体半导体结构的一些实施例还可以利用角度gcib应用。4.由于没有毯式绝缘子(例如图1的104),一部分硅衬底1002也被转换为电介质材料,从而导致电介质(例如氮化硅,氧化硅,氧氮化硅或氮化硅锗)。

图11示出了在去除掩模的后续处理步骤之后的体半导体结构1100(与图10的掩模1008的区域比较)。如图1所示。参照图11,电介质鳍片(通常表示为1106)每个包括鳍片部分1109a和位于鳍片部分1109a下方并与鳍片部分1109a相邻的水平部分1109b。在一些实施例中,水平部分1109b具有在约3纳米至约100纳米范围内的厚度t。

图12示出了在鳍合并的后续处理步骤之后的体半导体结构1200。鳍片以类似于针对图1中的soi结构所描述的方式合并。一些finfet可以包括多个合并的鳍,而其他finfet可以是单鳍finfet。外延区域1218合并鳍1206a和1206b。介电鳍1206c用作隔离区域,其防止外延区域1218影响介电鳍1206c右侧的半导体鳍1206d,1206f,1206h和1206j。在一些实施例中,鳍1206a和1206b包括nfet晶体管,并且外延区域1218可以被原位掺杂有砷或磷。

外延区域1222由电介质鳍1206c和电介质鳍1206e界定。在一些实施例中,半导体鳍1206d可以是pfet晶体管的一部分,并且外延区域1222可以被原位掺杂有硼并且与半导体鳍1206d直接物理接触。半导体鳍1206d可以是单鳍finfet的一部分。这样的finfet已经在各种应用中使用,例如在sram中使用的上拉门。因此有利的是,能够在两个介电鳍片(1206c和1206e)之间设置单个半导体鳍片(1206d)以支持这些应用。

外延区域1224由电介质鳍1206e和电介质鳍1206g界定。外延区域1224与半导体鳍1206f直接物理接触。半导体鳍1206f可以是附加的单鳍finfet的一部分。在一些实施例中,半导体鳍1206f可以是单鳍pfet的一部分,并且外延区域1224可以以与外延区域1222相似的方式掺杂有硼。

外延区1220合并鳍1206h和1206j。介电鳍1206g用作隔离区域,其防止外延区域1220影响介电鳍1206g左侧的半导体鳍1206a,1206b,1206d和1206f。在一些实施例中,鳍1206h和1206j是nfet晶体管的一部分,并且外延区域1220可以以类似于外延区域1218的方式原位掺杂有砷或磷。从这一点开始,可以采用工业标准的工艺流程。用于完成finfet。

根据本发明的实施例的方法的处理步骤的流程。

在本发明方法中,

在1350步骤中,在衬底上形成鳍片(参见图1的106)。

在1352步骤中,将掩模沉积在鳍的子集上(参见图2的208)。

在1354步骤中,将气体团簇离子束导向结构(参见图3和图4的金)。

在1356工艺步骤中,去除掩模区域(参见图6)。

在1358工艺步骤中,鳍片通过外延生长的硅合并(参见图7的718、720、722和724)。

本发明的实施例提供了具有介电鳍的finfet结构及其制造方法。

在实施例中,气体团簇离子束(gcib)工具用于将离子束施加到暴露的鳍片,该鳍片将鳍片从诸如硅的半导体材料转换成诸如氮化硅或氧化硅的电介质。与一些现有技术不同,在现有技术中,在鳍片合并之前去除一些鳍片,在本发明的实施例中,不去除鳍片。取而代之的是,将半导体(硅)鳍转换为介电(氮化物/氧化物)鳍,其中希望在包括集成电路(ic)上的各种finfet器件的鳍组之间实现隔离。

本发明的实施例的优点包括促进单个虚设电介质鳍以提供鲁棒的隔离,这增加了电路密度。在诸如sram之类的应用中,增加电路密度很重要,因此,本发明的实施例非常适合在sram器件中使用。

本发明实施例的另一个优点是,通过将电介质鳍片留在原处,而不是去除鳍片,在制造过程完成期间沉积在鳍片上的各个层的形貌更加均匀。较均匀的形貌减少了下游加工步骤中的复杂性,因此可以用来提高产品产量。

尽管已经关于一个或多个优选实施例示出和描述了本发明,但是本领域的其他技术人员在阅读和理解本说明书和附图之后将想到某些等同的变更和修改。特别是关于上述组件(组件,设备,电路等)执行的各种功能,除非另有说明,否则用于描述此类组件的术语(包括对“装置”的引用)旨在对应于即使在结构上不等同于在本文所示的本发明示例性实施例中执行功能的所公开结构,也可以是执行所描述的组件的指定功能的任何组件(即,功能上等效的组件)。另外,尽管可能已经针对几个实施例中的一个实施例公开了本发明的特定特征,但是对于任何给定的或特定的,这种特征可以与其他实施例的一个或多个特征组合,这可能是期望的并且是有利的。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1