减少应力的芯片贴装工艺的制作方法

本发明涉及半导体技术领域，尤其是一种减少应力的芯片贴装工艺。

背景技术：

集成电路终端越来越向大尺寸芯片方向发展，这两个领域在终端的封装和互联技术中会存在如下问题：首先大尺寸芯片在表面贴装过程中会受到基座的应力，同时在做高低温失效实验时，大尺寸芯片因为跟基座的热膨胀系数有差异，往往会导致互联焊球的断裂，如果是三维封装，那么作为芯片跟基座之间的转接板会出现断裂的问题；柔性电路因为需要匹配各种使用环境，对于可穿戴的柔性电路，上面贴装的芯片如果尺寸过大，则不能实现某些角度的折叠或弯曲，严重影响终端的使用范围。

目前业内为了达到某些应用的高集成度，需要贴装阵列式小芯片来代替本来要贴装的大芯片，这样不仅增加了芯片之间的一致性难度，增加了贴装次数和贴装成本，还增加了总体芯片的面积。

技术实现要素：

本发明的目的在于克服现有技术中存在的不足，提供一种减少应力的芯片贴装工艺，通过将芯片设计成阵列式结构，芯片与基板焊接并分割成阵列式的小芯片单元，可以降低芯片贴装一致性难度，减少贴装成本，保持芯片总体面积基本不变。为实现以上技术目的，本发明采用的技术方案是：

本发明的第一实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；

步骤s2，在芯片底部填充底填胶，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；

步骤s3，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。

进一步地，步骤s3中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片分割成阵列式的小芯片单元。

本发明的第二实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；

步骤s2，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联；

步骤s3，在芯片底部填充底填胶，在芯片的沟槽上方施加吸力，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化。

进一步地，步骤s2中，通过光刻和干法刻蚀、或刀片切割或激光切割方式将芯片分割成阵列式的小芯片单元。

本发明的第三实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，在芯片的正面制作沟槽，所述沟槽并不贯透芯片的材质；所述芯片预设有阵列式小芯片单元；

步骤s2，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；

步骤s3，对芯片背面进行研磨或干法刻蚀，使得预先制作的沟槽贯透芯片剩余厚度的材质，从而将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联；

步骤s4，在芯片底部填充底填胶，在芯片的沟槽上方施加吸力，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化。

进一步地，步骤s1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102。

本发明的第四实施例提出一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，在芯片的正面制作沟槽，所述沟槽并不贯透芯片的材质；所述芯片预设有阵列式小芯片单元；

步骤s2，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；

步骤s3，在芯片底部填充底填胶，然后通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；

步骤s4，对芯片背面进行研磨或干法刻蚀，使得预先制作的沟槽贯透芯片剩余厚度的材质，从而将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。

进一步地，步骤s1中，通过干法刻蚀或刀片切割或激光切割的方式制作沟槽。

本发明的优点在于：通过将芯片设计成阵列式结构，每个小芯片单元原有的线路可通过焊球引出，在芯片贴装的时候通过互联焊球与基板上的焊盘连接实现阵列式的小芯片单元之间的互联；使得小芯片单元的阵列代替原来的芯片，减少大尺寸芯片在表面贴装过程中受到基座的应力，解决终端可靠性难题，并符合柔性电路终端的使用条件。

附图说明

图1a为本发明实施例一中的芯片与基板回流焊接示意图。

图1b为本发明实施例一中的芯片底部填充底填胶示意图。

图1c为本发明实施例一中的芯片背面制作沟槽形状之一示意图。

图1d为本发明实施例一中的芯片背面制作沟槽形状之二示意图。

图1e为本发明实施例一中的芯片背面制作沟槽形状之三示意图。

图1f为本发明实施例一中的芯片背面制作沟槽形状之四示意图。

图2a和图2b为本发明实施例二中的芯片贴装于基板并在芯片背面制作沟槽后的示意图。

图2c和图2d为本发明实施例二中的在芯片的沟槽上方施加吸力示意图。

图2e和图2f为本发明实施例二中的芯片底部填充底填胶示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。

本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。

实施例一，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；所述芯片1预设有阵列式小芯片单元；

具体地，如图1a所示，基板2表面分布有焊盘201与布线，芯片1正面已制备有互联用的焊球101，通过回流焊使得芯片1与基板2焊接；基板2材质为pcb板，也可以为陶瓷基板，塑料基板等；

步骤s2，在芯片1底部填充底填胶3，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；

具体地，如图1b所示，图1b显示了在芯片1底部填充底填胶3的过程；

步骤s3，从芯片1背面进行分割，形成沟槽102，将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；

具体地，可以通过光刻和干法刻蚀将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图1c、图1d、图1e或图1f所示；

或者，通过刀片切割或激光切割的方式将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图1c或图1d所示；

实施例二，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；所述芯片1预设有阵列式小芯片单元；

具体地，如图1a所示，与实施例一中的步骤s1相同；

步骤s2，从芯片1背面进行分割，形成沟槽102，将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；

具体地，可以通过光刻和干法刻蚀将芯片1分割成阵列式的小芯片单元103；或者，通过刀片切割或激光切割的方式将芯片1分割成阵列式的小芯片单元103；所形成的的沟槽102可以如图2a或图2b所示；

步骤s3，在芯片1底部填充底填胶3，在芯片1的沟槽102上方施加吸力，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；

具体地，图2c和图2d显示了在芯片1的沟槽102上方施加吸力的过程；图2e和图2f显示了在吸力作用下，液态的底填胶3进入芯片1和基板2之间的空隙的过程；

实施例三，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，在芯片1的正面制作沟槽102，所述沟槽102并不贯透芯片1的材质；所述芯片1预设有阵列式小芯片单元；

具体可通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102；

步骤s2，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；

基板2材质为pcb板，也可以为陶瓷基板，塑料基板等；

步骤s3，对芯片1背面进行研磨或干法刻蚀，使得预先制作的沟槽102贯透芯片1剩余厚度的材质，从而将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联；

芯片1分割后的结构可参考图2a；

步骤s4，在芯片1底部填充底填胶3，在芯片1的沟槽102上方施加吸力，通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；

芯片1进行底填工艺的过程可参考图2e；

实施例四，在本实施例中一种减少应力的芯片贴装工艺，包括以下步骤：

步骤s1，在芯片1的正面制作沟槽102，所述沟槽102并不贯透芯片1的材质；所述芯片1预设有阵列式小芯片单元；

具体可通过干法刻蚀或刀片切割或激光切割的方式制作沟槽102；

步骤s2，通过表面贴装工艺将芯片1贴装在基板2表面，回流焊接使得芯片1正面的各焊球101与基板2上的焊盘201对应连接；

基板2材质为pcb板，也可以为陶瓷基板，塑料基板等；

步骤s3，在芯片1底部填充底填胶3，然后通过芯片1和基板2的表面张力，吸收液态的底填胶3进入芯片1和基板2之间的空隙，再使底填胶3固化；

步骤s4，对芯片1背面进行研磨或干法刻蚀，使得预先制作的沟槽102贯透芯片1剩余厚度的材质，从而将芯片1分割成阵列式的小芯片单元103；各小芯片单元103通过基板2上焊盘与布线实现阵列式的小芯片单元之间的互联。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。