技术特征：
1.一种像素阵列基板，包括：一基板，具有一第一表面、一第二表面及多个贯孔，其中该第一表面与该第二表面相对，且该些贯孔由该第一表面延伸至该第二表面；多个导电物，分别设置于该些贯孔中；一像素驱动电路，设置于该基板的该第一表面上；一第一接垫及一第二接垫，设置于该基板的该第二表面上；其中，该些导电物包括：至少一第一导电物，电性连接该像素驱动电路及该第一接垫；一第二导电物，电性连接该像素驱动电路及该第二接垫；以及一第一虚设导电物，重叠且电性隔离于该像素驱动电路。2.如权利要求1所述的像素阵列基板，其中该像素驱动电路包括一薄膜晶体管，且该第一虚设导电物重叠于该薄膜晶体管的一通道。3.如权利要求2所述的像素阵列基板，还包括：一第一介电层，设置于该薄膜晶体管与该基板的该第一表面之间，其中该第一介电层具有重叠于该至少一第一导电物的一接触窗，该薄膜晶体管的一第一端通过该接触窗电性连接至该至少一第一导电物，且该第一介电层的一实体部设置于该薄膜晶体管的该通道与该第一虚设导电物之间。4.如权利要求1所述的像素阵列基板，其中该像素驱动电路包括一薄膜晶体管，且该第一虚设导电物重叠于该薄膜晶体管的一控制端。5.如权利要求4所述的像素阵列基板，还包括：一第一介电层，设置于该薄膜晶体管与该基板的该第一表面之间，其中该第一介电层具有重叠于该至少一第一导电物的一接触窗，该薄膜晶体管的一第一端通过该接触窗电性连接至该至少一第一导电物，且该第一介电层的一实体部设置于该薄膜晶体管的该控制端与该第一虚设导电物之间。6.如权利要求1所述的像素阵列基板，还包括：一发光二极管元件，设置于该基板的该第二表面上，其中该发光二极管元件的一第一电极及一第二电极分别电性连接至该第一接垫及该第二接垫，该发光二极管元件具有位于该第一电极与该第二电极之间的一区域；该些导电物还包括一第二虚设导电物，重叠于该发光二极管元件的该区域，且电性隔离于该像素驱动电路及该发光二极管元件。7.如权利要求1所述的像素阵列基板，还包括：一发光二极管元件，设置于该基板的该第二表面上，其中该发光二极管元件的一第一电极及一第二电极分别电性连接至该第一接垫及该第二接垫；以及一共用线，包括：一第一部，设置于该基板的该第一表面上；以及一第二部，设置于该基板的该第二表面上，且电性连接至该第二接垫；其中，该像素驱动电路包括该共用线的该第一部，该第二导电物电性连接至该共用线的该第一部及该第二部；该些导电物还包括一第三虚设导电物，重叠且电性隔离于该共用线的该第一部及该第
二部。8.如权利要求7所述的像素阵列基板，其中该共用线的该第二部的一膜厚大于该共用线的该第一部的一膜厚。9.如权利要求1所述的像素阵列基板，其中该像素驱动电路包括一薄膜晶体管，该像素阵列基板还包括：一信号线，包括：一第一部，设置于该基板的该第一表面上，且电性连接至该薄膜晶体管的一第二端，其中该像素驱动电路包括该信号线的该第一部；以及一第二部，设置于该基板的该第二表面上；其中，该些导电物还包括：一第三导电物，电性连接至该信号线的该第一部及该第二部；以及一第四虚设导电物，重叠且电性隔离于该信号线的该第一部及该第二部。10.如权利要求9所述的像素阵列基板，其中该信号线的该第二部的一膜厚大于该信号线的该第一部的一膜厚。11.如权利要求9所述的像素阵列基板，其中该信号线的该第二部的一线宽大于该信号线的该第一部的一线宽。12.如权利要求1所述的像素阵列基板，其中该像素驱动电路包括一薄膜晶体管，该像素阵列基板还包括：一第一介电层，设置于该基板的该第一表面上，且位于该薄膜晶体管与该基板的该第一表面之间；以及一第一导电图案，设置于该基板的该第一表面上，且位于该第一介电层与该基板的该第一表面之间；其中，该薄膜晶体管的一第一端电性连接至该第一导电图案，该至少一第一导电物为多个第一导电物，且该第一导电图案电性连接至该些第一导电物。13.如权利要求1所述的像素阵列基板，还包括：一散热图案，设置于该基板的该第二表面上，且连接至该第一虚设导电物。14.如权利要求1所述的像素阵列基板，其中该基板具有一主动区及该主动区外的一周边区，该像素驱动电路设置于该基板的该主动区，该些导电物包括位于该主动区的多个主动区导电物及位于该周边区的多个周边区导电物，该些主动区导电物包括该至少一第一导电物、该第二导电物及该第一虚设导电物，一参考面与该基板的该第一表面共平面，一该主动区导电物于该参考面上的一垂直投影的形状与一该周边区导电物于该参考面上的一垂直投影的形状不同。15.如权利要求1所述的像素阵列基板，其中该基板具有一主动区及该主动区外的一周边区，该像素驱动电路设置于该基板的该主动区，该些导电物包括位于该主动区的多个主动区导电物以及位于该周边区的多个周边区导电物，该些主动区导电物包括该至少一第一导电物、该第二导电物及该第一虚设导电物，一参考面与该基板的该第一表面共平面，该些主动区导电物在一方向上以一第一间距排列，该些周边区导电物在该方向上以一第二间距排列，且该第一间距与该第二间距不同。16.如权利要求1所述的像素阵列基板，其中该基板具有一主动区及该主动区外的一周
边区，该像素驱动电路设置于该基板的该主动区，该些贯孔包括位于该主动区的多个主动区贯孔及位于该周边区的多个周边区贯孔，一该主动区贯孔为一封闭式开口，且一该周边区贯孔为一开放式开口。17.如权利要求1所述的像素阵列基板，其中该基板具有一主动区及该主动区外的一周边区，该像素驱动电路设置于该基板的该主动区，该些贯孔包括位于该主动区的多个主动区贯孔及位于该周边区的多个周边区贯孔，该些导电物包括分别位于该些主动区贯孔及该些周边区贯孔中的多个主动区导电物及多个周边区导电物，该些主动区导电物包括该至少一第一导电物、该第二导电物及该第一虚设导电物，且一该周边区导电物内缩于对应的一该周边区贯孔中。18.如权利要求1所述的像素阵列基板，其中该基板具有一主动区及该主动区外的一周边区，该些贯孔包括位于该主动区的多个主动区贯孔及位于该周边区的多个周边区贯孔，该些导电物包括分别位于该些主动区贯孔及该些周边区贯孔中的多个主动区导电物及多个周边区导电物，该些主动区导电物包括该至少一第一导电物、该第二导电物及该第一虚设导电物；该基板具有多个凹面及多个外侧壁，该些凹面分别定义该基板的该些周边区贯孔，每一该外侧壁连接于该些凹面的相邻两者之间，且该基板的该些凹面及该些外侧壁共同定义该基板的一边缘；一该周边区导电物具有一表面，该表面背向对应的该基板的一该凹面，且该周边区导电物的该表面与该基板的一该外侧壁之间存在一距离。19.如权利要求18所述的像素阵列基板，其中该周边导电物的该表面实质上为一平面。20.如权利要求18所述的像素阵列基板，其中该周边导电物的该表面为一凹面。
技术总结
一种像素阵列基板包括基板、多个导电物、像素驱动电路、第一接垫及第二接垫。基板具有第一表面、第二表面及多个贯孔，其中第一表面与第二表面相对，且多个贯孔由第一表面延伸至第二表面。多个导电物分别设置于多个贯孔中。像素驱动电路设置于基板的第一表面上。第一接垫及第二接垫设置于基板的第二表面上。多个导电物包括第一导电物、第二导电物及第一虚设导电物。第一导电物电性连接像素驱动电路及第一接垫。第二导电物电性连接像素驱动电路及第二接垫。第一虚设导电物重叠且电性隔离于像素驱动电路。动电路。动电路。
技术研发人员：谢秀春 宋心宏 黄淑惠 苏志中 陈亦伟 詹芳惠
受保护的技术使用者：友达光电股份有限公司
技术研发日：2021.06.10
技术公布日：2021/9/9