氮化镓基器件及其制造方法与流程

文档序号:26054445发布日期:2021-07-27 15:31阅读:110来源:国知局
氮化镓基器件及其制造方法与流程

本发明涉及半导体器件制造技术领域,特别涉及一种氮化镓基器件及其制造方法。



背景技术:

氮化镓基高电子迁移率晶体管(ganhemt),由于其宽禁带、高二维电子气、高迁移率等优秀特性,在高电压、高功率、高频率等领域均有着广泛应用。缓冲层漏电是hemt器件制备过程中的主要难题。缓冲层漏电会减弱器件的关断性能,同时还会增加发热,影响可靠性和使用寿命;所以生长高质量的高阻缓冲层是gan基hemt器件的关键技术。

现有技术中,一般采用金属有机化学沉积(mocvd)方法来外延生长缓冲层,但是mocvd的方法生长出来的缓冲层具有较高的背景载流子浓度(一般为10e17cm-3左右),所以通常会在缓冲层外延生长过程中引入缺陷、杂质元素(并入浓度较高)或者超晶格结构等,来降低缓冲层的背景载流子浓度。

然而这些外延生长缓冲层的技术,会大大降低缓冲层上方有源层的外延质量,进而影响gan基hemt器件的性能。



技术实现要素:

本发明的目的在于提供一种氮化镓基器件及其制造方法,能够在改善缓冲层漏电的基础上,进一步改善缓冲层上方有源层的外延质量,以提高器件性能。

为解决上述技术问题,本发明提供一种氮化镓基器件的制造方法,包括以下步骤:

提供一衬底,在所述衬底依次上生长过渡层和缓冲层;

对所述缓冲层进行离子注入,以破坏缓冲层内的晶格,形成高阻缓冲层;

对所述高阻缓冲层进行表面激光退火,以在所述高阻缓冲层表面上形成晶格损伤修复层;

在所述晶格损伤修复层上继续生长氮化镓基沟道层及势垒层;

在所述晶格损伤修复层上继续生长氮化镓基沟道层及势垒层。

基于同一发明构思,本发明还提供一种氮化镓基器件,其包括:

衬底;

过渡层,形成在所述衬底上;

高阻缓冲层,所述高阻缓冲层形成在所述过渡层上且包括被掺杂离子破坏晶格的缓冲层;

晶格损伤修复层,形成在所述高阻缓冲层的表面上;

氮化镓基沟道层,形成在所述晶格损伤修复层上;

势垒层,形成在所述氮化镓基沟道层上。

与现有技术相比,本发明的技术方案至少具有以下有益效果之一:

1、通过掺杂离子破坏缓冲层的晶格,以有效提高缓冲层的电阻率,进而有利于减小关态漏电,提高缓冲层耐压。

2、同时由于高阻缓冲层的表层(即表面薄层)晶格损伤被修复而形成晶格损伤修复层,因此在高阻缓冲层上方外延生长氮化镓基沟道层、势垒层等有源层时,可以避免晶格缺陷随着这些有源层的生长而往上延伸,进而可以降低这些有源层中的晶格缺陷,提高这些有源层的膜层质量,最终提高了器件性能。

附图说明

图1是本发明一实施例的氮化镓基器件的制造方法流程图。

图2至图5是本发明一实施例的氮化镓基器件的制造方法中的器件结构剖面示意图。

具体实施方式

在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为"在…上"、"连接到"其它元件或层时,其可以直接地在其它元件或层上、连接其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为"直接在…上"、"直接连接到"其它元件或层时,则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1,本发明一实施例提供一种氮化镓基器件的制造方法,其包括以下:

s1,提供一衬底,在所述衬底依次上生长过渡层和缓冲层;

s2,对所述缓冲层进行离子注入,以破坏缓冲层内的晶格,形成高阻缓冲层;

s3,对所述高阻缓冲层进行表面激光退火,以在所述高阻缓冲层表面上形成晶格损伤修复层;

s4,在所述晶格损伤修复层上继续生长氮化镓基沟道层及势垒层。

请参考图2,在步骤s1中,首先,提供衬底100,所述衬底100可以是本领域技术人员所熟知的任意合适的衬底材料,所述衬底100的材料例如是蓝宝石(α-al2o3)、氮化镓(gan)、砷化镓(gaas)、硅(si)、碳化硅(sic)、氮化铝(aln)或磷化铟(inp)等,然后可以采用金属有机化学气相沉积(mocvd)等合适的外延生长工艺在衬底100上依次形成过渡层101和氮化镓(gan)基缓冲层102。

其中,过渡层101和缓冲层102共同用于释放界面应力、降低缺陷密度、提高后续氮化镓基沟道层、势垒层等有源层的膜层质量,并降低器件的静态电流泄漏,改善器件性能。

过渡层101可以为algan或ain单层膜,也可以是多层膜层叠的复合结构,多层膜可以是多层不同al组分的alxga(1-x)n,其中x为摩尔含量且越靠近缓冲层102越低。过渡层101的厚度h1可以是1μm~3μm,例如是2μm。

缓冲层102的厚度h2通常在微米级,可以是1μm~3μm,例如是2μm,其可以是单层膜,也可以是多层膜层叠的复合结构,其包括但不限于aln层、sic层、gan层、algan(铝镓氮)层、al组分渐变的多层alxga(1-x)n中的至少一种,其中x为摩尔含量且越远离过渡层101越低。

请参考图3,在步骤s2中,在缓冲层102表面进行至少一次离子注入,且离子注入的深度d不小于缓冲层102的厚度h2,且该离子注入足以破坏缓冲层102内的晶格,由此形成高阻缓冲层103。高阻缓冲层103相对应离子注入前的缓冲层102的电阻率增大,能够有效提高缓冲层的电阻率,进而有利于减小关态漏电,提高缓冲层耐压,最终能够提高器件性能。其中离子注入的最大注入深度可以为3μm~5μm。

作为一种示例,离子注入的深度d大于缓冲层102的厚度h2,由此过渡层101a被分离为经离子注入的过渡层表层101a以及未经离子注入的过渡层底层101b,形成的高阻缓冲层103包括经离子注入的缓冲层102a以及经离子注入的过渡层表层101a。

可选地,步骤s2的离子注入所使用的离子包括氢离子、氦离子、氮离子、氟离子、氧离子、镁离子和硼离子中的至少一种。

可选地,步骤s2中,采用单能量注入或多能量注入的方式实现所述离子注入,且每次离子注入所使用的注入剂量为1e12cm-2~1e14cm-2,注入能量为10kev~600kev。其中,在采用多次注入的方式实现所述离子注入时,注入能量可以随着注入次数的增加逐渐增大,而注入剂量可以随着注入次数的增加先减小后增大,由此使得在步骤s2完成后,最终在整个高阻缓冲层103中呈现较均匀的离子分布,例如高阻缓冲层103的离子掺杂浓度大于10e4cm-3

作为一种示例,采用四次氦离子注入来形成高阻缓冲层103,注入能量分别为30kev、150kev、350kev、600kev,对应的注入剂量分别为8e12cm-2、2e13cm-2、3e13cm-2、5e13cm-2

高阻缓冲层表面的晶格由于被离子轰击而晶格键断裂,存在很多晶格缺陷(即晶格损伤),如果不修复表面的这些应该损伤而在其上直接生长氮化镓基沟道层等有源层的话,会使这些缺陷随这些有源层的生长而往上延伸,导致上层的有源层的晶体缺陷多,影响有源层的成膜质量以及器件性能。

因此,请参考图4,在步骤s3中,对高阻缓冲层103的表面(即经离子注入后的缓冲层102a的表面)进行表面激光处理,使用的激光波长可以为193nm~248nm,以修复高阻缓冲层103表层一定厚度内的晶格损伤,该厚度内的高阻缓冲层103转变为晶格损伤层104。

作为一种示例,可以使用krf248nm激光来进行所述表面激光退火,退火能量为0.2j/cm2。或者,可以使用波长为193nm激光来进行所述表面激光退火。

另外需要说明的是,晶格损伤层104的厚度h3小于缓冲层102的厚度h2,且不能太厚,也不能太薄,这是因为晶格损伤层104太厚,则会过多修复高阻缓冲层103,导致高阻缓冲缓冲层103能承受的耐压程度降低(修复后呈现低阻特性不利于提高器件耐压);晶格损伤层104太薄,则可能无法完全修复高阻缓冲缓冲层103的表面晶格损伤,导致在其上生长氮化镓基沟道层等有源层时,缺陷还是继续往上延伸,进而影响有源层的成膜质量。可选地,晶格损伤层104的厚度h3为20nm~500nm,例如为50nm~300nm。

请参考图5,在步骤s4中,继续利用mocvd等合适的工艺,在晶格损伤层104上外延生长氮化镓基沟道层105和势垒层106。

可选的,氮化镓基沟道层105的厚度为50nm~500nm,例如为100nm,势垒层106的厚度可以小于、等于或大于氮化镓基沟道层105,势垒层106的厚度为20nm~300nm,例如为30nm。势垒层106的材料包括algan、inaln(铟铝氮)、aln中的至少一种。进一步地,势垒层106可以包含al组分不同的多层algan,和/或,势垒层106可以包含al组分不同的多层inaln。

由此,通过步骤s1至s4在衬底100上形成了制造gan基hemt等氮化镓基器件所需的外延结构,该外延结构包括自下而上依次层叠在衬底100上的过渡层101b、高阻缓冲层103、晶格损伤修复层104、氮化镓基沟道层105和势垒层106。之后可以基于该外延结构来进行后续工艺,以制造gan基hemt等氮化镓基器件所需的例如栅极、肖特基接触、欧姆接触、电极等等其他结构,进而最终完成gan基hemt等氮化镓基器件的制造,这些后续工艺均非本发明的重点,因此不做详细描述,本领域技术人员可以采用本领域中任意合适的工艺来实现这些后续工艺。

可选地,在步骤s5之后,可以对势垒层106和氮化镓基沟道层105进行光刻和刻蚀,以定义出有源区(未图示)。

可选地,在步骤s5之后,还可以在势垒层106上沉积栅介质层(未图示)、栅极层(未图示)并对栅极层进行光刻和刻蚀而制作栅极(未图示)。进一步地,在形成栅极之后,还可以对栅极外围的势垒层106、氮化镓基沟道层105等膜层进行光刻和刻蚀,以定义出欧姆接触区(未图示),且进一步通过金属沉积等工艺形成源极欧姆接触(未图示)和漏极欧姆接触(未图示)等。

应当注意的是,本实施例中,势垒层106直接形成在氮化镓基沟道层105的表面上,但是本发明的技术方案并不仅仅限定于此,在本发明的其他实施例中,允许在势垒层106和氮化镓基沟道层105之间还形成有其他层,例如插入层(例如是aln)和外延帽层(例如inaln)等,以进一步有效保护氮化镓基沟道层105中形成的二维电子气导电通道,避免了在同质外延时厚膜氮化镓基材料时在表面引入si和o等杂质以及在同质外延界面形成漏电通道的问题,从而进一步增加器件的击穿电压。

基于同一发明构思,请参考图5,本发明一实施例还提供一种氮化镓基器件,其可以采用本发明所述的氮化镓基器件的制造方法来形成。所述氮化镓基器件包括自下而上依次层叠:衬底100、过渡层101b、高阻缓冲层103、晶格损伤修复层104、氮化镓基沟道层105以及势垒层106。即过渡层101b形成在所述衬底100上,所述高阻缓冲层103形成在所述过渡层101b上且包括被掺杂离子破坏晶格的缓冲层102a,晶格损伤修复层104形成在所述高阻缓冲层103的表面上,氮化镓基沟道层105形成在所述晶格损伤修复层104上,势垒层106形成在所述氮化镓基沟道层105上。

其中,所述高阻缓冲层103中的掺杂离子包括氢离子、氦离子、氮离子、氟离子、氧离子、镁离子和硼离子中的至少一种。

可选地,所述晶格损伤修复层104的厚度为20nm~500nm。

应当注意的是,自下而上依次层叠在衬底100上的过渡层101b、高阻缓冲层103、晶格损伤修复层104、氮化镓基沟道层105和势垒层106,形成了氮化镓基器件的外延结构,并非限定了氮化镓基器件仅仅该衬底100以及该外延结构,其还可以包括例如栅极、肖特基接触、欧姆接触、电极等等其他结构。

可选地,所述氮化镓基器件为gan基hemt。

综上所述,本发明的氮化镓基器件及其制造方法,能通过掺杂离子破坏缓冲层的晶格,以有效提高缓冲层的电阻率,进而有利于减小关态漏电,提高缓冲层耐压。同时,由于高阻缓冲层的表层(即表面薄层)晶格损伤被修复而形成晶格损伤修复层,因此在高阻缓冲层上方外延生长氮化镓基沟道层、势垒层等有源层时,可以避免晶格缺陷随着这些有源层的生长而往上延伸,进而可以降低这些有源层中的晶格缺陷,提高这些有源层的膜层质量,最终提高了器件性能。

上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1