用于在半导体裸片制造中减轻裂纹扩展的系统和方法与流程

1.本公开总体涉及用于解决半导体裸片的损坏的方法。特别地，本技术涉及用于在半导体裸片的制造期间减轻裂纹扩展的方法。


背景技术：

2.个别半导体裸片通常在半导体晶片上批量制造，然后分成个别半导体裸片。随着个别半导体裸片的尺寸持续缩小，批量制造过程可以增加产量并且降低处理个别半导体裸片的困难。因为每个晶片可以含有多个个别半导体裸片，所以通常采取几个步骤来保护晶片衬底免受损坏。特别地，制造过程通常包括子过程，以保护晶片衬底免受破裂和引起可以损坏晶片衬底的其它缺陷。裂纹可以在其扩展时破坏个别半导体裸片或损坏裸片内的组件，从而降低可操作半导体裸片的良率。典型的制造过程通常将一或多个保护膜应用到晶片衬底和/或将晶片安装到刚性载体衬底以保护晶片衬底。然而，随着形成和处理更薄的裸片，晶片衬底中的裂纹和其它缺陷持续出现。


技术实现要素：

3.在一方面，本技术提供了一种用于在半导体裸片的制造期间减轻裂纹扩展的方法，所述方法包含：在晶片衬底中形成孔，所述晶片衬底具有第一侧、与所述第一侧相对的第二侧，以及在所述第二侧处的有源区中的有源组件，其中所述孔在所述晶片衬底内的中间深度处从所述第一侧延伸到底部表面，使得所述孔的所述底部表面与所述有源区垂直间隔开，并且其中所述孔被配置成抑制所述晶片衬底中的裂纹跨所述晶片衬底纵向扩展；在形成所述孔之后背磨所述晶片衬底的所述第一侧以减薄所述晶片衬底；以及切割所述晶片衬底以将个别半导体裸片彼此分离。
4.在另一方面，本技术提供了一种半导体晶片，其包含：具有有源表面和与所述有源表面相对的背部表面的半导体晶片衬底；位于所述有源表面处的有源区中的有源组件；以及从所述背部表面向所述有源表面延伸的多个孔，其中所述孔在所述晶片衬底内的中间深度处具有底部表面，所述底部表面与所述有源区垂直间隔开，并且所述孔被配置成防止所述晶片衬底中的裂纹跨所述晶片衬底纵向扩展。
5.在另一方面，本技术提供了一种用于在半导体组件的制造期间减轻裂纹扩展的方法，所述方法包含：在晶片衬底的第一侧中形成孔，每个孔从所述第一侧向与所述第一侧相对的所述晶片衬底的第二侧延伸，其中所述晶片衬底在所述第二侧处的有源区中具有有源组件，并且所述孔中的至少一些在所述晶片衬底内延伸到中间深度，使得与有源组件对准的所述孔的底部表面与所述有源区间隔开；在形成所述孔之后通过从晶片衬底的所述第一侧去除材料减薄所述晶片衬底；以及切割所述晶片衬底以将个别半导体裸片彼此分离。
附图说明
6.参考附图可以更好地理解本技术的许多方面。附图中的组件不一定按比例绘制。
相反，重点是清楚地图示本技术的原理。
7.图1a是在切割晶片以分离个别半导体裸片之前的半导体晶片的等距视图。
8.图1b是在已经将裸片彼此分离之后的个别半导体裸片的等距视图。
9.图2a是根据本技术的一些实施例配置的晶片衬底的等距侧视图。
10.图2b是根据本技术的一些实施例配置的图2a的晶片衬底的等距俯视图。
11.图3a是根据本技术的一些实施例的图示个别孔对跨晶片衬底扩展的裂纹的影响的示意图。
12.图3b是根据本技术的一些实施例的图示多个孔对跨晶片衬底扩展的裂纹的影响的示意图。
13.图4a至4f是根据本技术的一些实施例的图示在方法的各个阶段的图2a的晶片衬底的截面侧视图。
14.图5a至5e是根据本技术的一些实施例的图示在方法的各个阶段的图2a的晶片衬底的截面侧视图。
15.图6a和6b是根据本技术的一些实施例的图示在方法的各个阶段的图2a的晶片衬底的截面侧视图。
16.图7是根据本技术的进一步的实施例的图2a的晶片衬底的俯视图。
17.图8是根据本技术的进一步的实施例的图2a的晶片衬底的俯视图。
18.图9是包括根据本技术的实施例配置的半导体裸片组合件的系统的示意图。
具体实施方式
19.本文公开一种用于在半导体晶片上制造半导体裸片期间减轻裂纹扩展的方法、所得半导体裸片以及相关联的系统和方法。在一些实施例中，该方法包括在晶片衬底的第一侧中形成孔。每个孔可以从第一侧向与第一侧相对的晶片衬底的第二侧延伸。晶片衬底可以在第二侧具有半导体裸片的有源组件。孔可以在晶片衬底内延伸到中间深度，使得个别孔具有与有源组件垂直间隔开的底部表面。孔被配置成通过抑制裂纹跨晶片衬底纵向扩展来减轻晶片衬底中的裂纹扩展。在一些实施例中，形成孔可包括以具有第一孔密度的第一图案形成第一孔，以及以具有小于第一密度的第二孔密度的第二图案形成第二孔。在一些实施例中，第一孔具有第一平均直径，并且第二孔具有大于第一平均直径的第二平均直径。
20.在形成孔之后，该方法还包括减薄晶片衬底，例如通过背磨晶片衬底的第一侧。在一些实施例中，背磨晶片衬底的第一侧包括在中间深度之前终止背磨，使得孔的至少一部分保留在晶片衬底的第一侧。在背磨之后，该方法包括单体化个别半导体裸片，例如通过切割晶片衬底以将个别半导体裸片彼此分离。
21.在一些实施例中，该方法产生具有所得裂纹减轻特征的半导体晶片。例如，半导体晶片包括具有有源表面的晶片衬底、与有源表面相对的背部表面，以及在有源表面处的有源区中的有源电组件。半导体晶片还包括从晶片衬底的背部表面向有源表面延伸的孔。孔在晶片衬底内延伸到与有源组件垂直间隔开的中间深度。此外，孔被定位成防止晶片衬底中的裂纹跨晶片衬底纵向扩展。在一些实施例中，孔填充有缓冲材料。在其它实施例中，孔是未填充的并且是独立的。在一些实施例中，孔在单体化之后保留在衬底中，从而导致半导体裸片在衬底的第一侧上具有孔或凹部。
22.图1a和1b是晶片衬底102的等距视图，该晶片衬底102经过制造过程以分离个别半导体裸片104(统称为“个别半导体裸片”或“裸片”，或者独立地标识为“每个个别半导体裸片”)。图1a是在晶片衬底102已经被切割(例如，单体化)以将个别半导体裸片104与晶片衬底102分离之前的晶片衬底102的等距视图。如图所示，晶片衬底102包括第一表面106、与第一表面相对的第二表面108，以及在第二表面108处或其附近的有源半导体组件。
23.在大晶片衬底的表面上制造大量个别半导体裸片104的半导体组件是高效的，但是晶片衬底102的后续处理以及单体化个别半导体裸片104可以损坏裸片104。特别地，晶片衬底102通常具有大于裸片104的最终厚度的初始厚度，以在形成有源组件时提高晶片衬底102的耐久性。在形成有源组件之后，通过背磨过程减薄晶片衬底102以降低所得个别半导体裸片104的厚度，使得更多个别半导体裸片104可以在给定体积中彼此堆叠。在背磨之后，通常在后段工序(beol)过程中形成再分布结构、硅通孔(tsv)和其它结构，并且然后单体化晶片衬底102以将个别半导体裸片104彼此分离。例如，可以通过沿着划线110进行切割来分离个别半导体裸片104。
24.背磨、beol过程和单体化可以在晶片衬底102中或其上引起应力，这又可以引起裂纹和其它缺陷。长裂纹覆盖更多的区域，并且更可能导致半导体裸片不起作用和/或缩短半导体裸片的寿命。本技术涉及减少晶片衬底102中的裂纹扩展以减轻半导体组件中的缺陷。
25.图2a是根据本技术的一些实施例配置的晶片衬底202的等距侧视图，并且图2b是其等距俯视图。在所图示的实施例中，晶片衬底202具有第一表面206、与第一表面206相对的第二表面208，以及在第二表面208处的有源组件区214(“有源区214”)。有源区214是形成有源半导体组件的晶片衬底202的薄体积。在所图示的实施例中，晶片衬底202还具有在第一表面206处形成的孔212，其朝向第二表面208延伸。孔212可以减轻跨晶片衬底202的裂纹扩展，从而减少在制造期间招致的因损坏而损失的个别半导体裸片204的数目。在一些实施例中，孔212还可以在单体化个别半导体裸片204后减轻跨个别半导体裸片204的裂纹扩展，从而减少个别半导体裸片204因损坏而损失。预期孔212还将在制造期间对晶片衬底202和/或在操作期间对个别半导体裸片204具有次要益处。例如，孔212将增加晶片衬底202的总表面积，并且因此期望增强用于冷却晶片衬底202的热传递。此外，孔212还增加了晶片衬底202的第一表面206上的形貌，并且因此期望提供良好的结合表面。
26.在一些实施例中，该方法包括在有源区214中形成有源组件之后形成孔212。在一些实施例中，该方法包括在形成有源组件之前形成孔212。在一些实施例中，该方法包括在减薄晶片衬底202之前形成孔212。在一些实施例中，该方法包括在减薄晶片衬底202之后形成孔212。在一些实施例中，孔212的第一部分在第一时间形成，并且孔212的第二部分在第二时间形成。例如，该方法可以包括在形成有源组件之后但在减薄晶片衬底202之前形成孔212的第一部分，以及在减薄晶片衬底202之后形成孔212的第二部分。
27.在所图示的实施例中，晶片衬底202具有厚度t1，有源区214具有厚度t2，并且孔212在晶片衬底202中延伸到中间深度。中间深度小于由t2与t1之间的差值限定的厚度t3，使得每个孔212的底部表面与有源区214垂直间隔开。例如，在一些实施例中，孔212的底部表面可以与有源区214垂直间隔开约10微米(μm)至约30μm，或约15μm至约25μm，或约15μm至20μm的距离。在一些实施例中，孔212中的一或多个可以与有源区214中的一或多个有源组件(大体地或直接地)对准。因为孔212的底部表面与有源区214垂直间隔开，所以对准的孔
212仍可以与有源区214中的有源组件电隔离。在一些实施例中，孔中的一或多个横向地远离有源区214中的有源组件定位，并且从第一表面206完全穿过晶片衬底202延伸到第二表面208。因为一或多个孔与有源组件横向间隔开，所以此些孔不会干扰有源区214中的有源组件。在一些实施例中，孔212可以具有大体均匀的直径。在其它实施例中，孔212的直径可以基于晶片衬底202中的应力而变化，如下文关于图8更详细地讨论的。在各种实施例中，孔212的直径可以从约10纳米(nm)至约10μm、从约100nm至约5μm、从约500nm至约1μm，或从约1μm至约2μm变化。
28.图3a和3b是图示孔212的一些裂纹扩展减轻特性的示意图。由制造过程(例如，减薄、加热、处理、单体化)引起的晶片衬底202上的各种应力经常在晶片衬底202中产生裂纹320。通过分散应力以降低裂纹320的尖端322处的力的奇异性，孔212可以有效地抑制裂纹扩展。
29.图3a是图示个别孔212i对晶片衬底202中的裂纹320的影响的示意图。在所图示的实施例中，裂纹320已经扩展到个别孔212i，使得裂纹320的尖端322终止于个别孔212i的内壁313处。个别孔212i将应力分散在个别孔212i的整个内壁313中。因此，应力在沿内壁313的任何点处均可不足以使裂纹320扩展超过个别孔212i，从而抑制(例如，防止或终止)裂纹320在晶片衬底202中进一步扩展。
30.在所图示的实施例中，个别孔212i具有圆形形状，其围绕个别孔212i的内壁313均匀地分布力。因此，可以进一步减轻裂纹320的扩展。在其它实施例中，孔可以具有围绕一个或多个内壁213分散力的其它形状。例如，在一些实施例中，孔的形状可以是卵形、椭圆形、六边形、八边形或能够围绕一个或多个内壁分散力的任何其它形状。
31.图3b是图示多个孔对孔212a至212c之间的裂纹320的扩展的影响的示意图。在所图示的实施例中，裂纹320的尖端322在第一孔212a、第二孔212b与第三孔212c之间的中间。因为晶片衬底202在孔212a至212c中的每一个中更薄，所以晶片衬底102更可能持续朝着孔212a至212c中的一个破裂，例如由潜在裂纹324所示。结果是，潜在裂纹324延伸到孔212a至212c中的一个中。在所图示的实施例中，潜在裂纹324延伸到第一孔212a中，导致第一孔212a在潜在裂纹324的尖端处围绕第一孔212a的内壁213分布应力—即使潜在裂纹324以相对于第一孔212a的壁小于90度的角度(例如，垂直于第一孔212a)延伸到第一孔212a中。
32.即使裂纹320持续扩展并错过孔212a至212c中的一个，晶片衬底202中的孔212也可以以一或多种图案形成，使得裂纹320可能延伸到孔212中的另一个中。一旦裂纹320延伸到孔212a至212c中的一个中，裂纹320的尖端322处的应力就被分布到更多的材料(例如，围绕内壁213)，以减少施加在晶片衬底202上的点压力。因此，进一步减轻了裂纹320的扩展。在一些实施例中，孔212可以形成为使得裂纹320在没有延伸到孔212中的一个中的情况下不能在穿过晶片衬底202的直线上扩展，以增加停止裂纹扩展的可能性。例如，在图3b所图示的实施例中，裂纹320只能通过扩展通过两个通道324中的一个来避免碰上孔212a至212c中的一个。结果是，孔212a至212c抑制裂纹320在直线上进一步前进，并且可以在通道324中和/或在通道324之外形成附加的孔，以消除裂纹320从图3b所示的裂纹320的末端在跨晶片衬底202的直线路径上扩展。
33.图4a至4f图示了根据本技术的一些实施例的在方法的各个阶段的晶片衬底202。图4a是在有源区214中已经形成有源组件之后但在已经形成任何孔212之前的晶片衬底202
的截面侧视图。在一些实施例中，该方法包括在形成孔212中的任何一个之前在第二表面208处的有源区214上方提供保护盖(未示出)。
34.图4b是在光掩模材料440已经被应用到晶片衬底202的第一表面206之后的晶片衬底202的截面侧视图。图4c是在光掩模材料440已经被图案化以具有暴露晶片衬底202的第一表面206的部分的多个通孔442之后的晶片衬底202的截面侧视图。多个通孔442被图案化以对应于孔212的预期图案。
35.图4d是在晶片衬底202已经被蚀刻以从第一表面206的被暴露部分去除材料并从而在晶片衬底202中形成孔212之后的晶片衬底202的截面侧视图。在一些实施例中，该方法包括干法蚀刻过程以形成孔212。在一些实施例中，该方法包括湿法蚀刻过程以形成孔212。如图所示，该方法包括形成孔212以在晶片衬底202中的中间深度d处具有底部表面213。中间深度d可以小于晶片衬底202的全厚度t1，并且小于全厚度t1与有源区214的厚度t2的差值。结果是，孔212的底部表面213与有源区214垂直分离开间距ds。图4e是在光掩模材料440已经从晶片衬底202的第一表面206被去除之后的晶片衬底202的截面侧视图。在去除光掩模材料440之后，可以减薄晶片衬底202(例如，通过背磨晶片衬底202)。
36.图4f是在减薄过程已经形成减薄的第一表面206
′
之后的晶片衬底202的截面侧视图。在所图示的实施例中，中间深度d足够深，使得减薄的第一表面206
′
在底部表面213上方。因此，孔212的至少一部分可以在减薄过程之后保留。在一些实施例中，孔212在减薄过程之后具有大于其直径的深度。在其它实施例中，孔212在减薄过程之后具有小于其直径的深度(例如，孔212变成第一表面206中的凹部)。在一些实施例中，减薄过程超过中间深度。在这些实施例中，孔212仍然在减薄过程的一部分期间分散应力，并且因此对于制造过程的至少一部分，减轻了衬底中裂纹的形成和扩展。
37.在晶片衬底202已经被减薄之后，该方法包括将晶片衬底202单体化以分离个别半导体裸片204，如以上关于图1b所讨论的。当孔212的至少一部分在减薄过程之后保留时，孔212可以在单体化期间持续分散应力以保护晶片衬底202。此外，孔212可以在单体化之后保留在衬底中，以在每个个别半导体裸片204的整个寿命期间持续减轻裂纹扩展。
38.图5a至5e图示了根据本技术的一些实施例的在方法的各个阶段的晶片衬底202。图5a是在有源区214中已经形成有源组件之后但在第一表面206处已经形成任何孔212之前的晶片衬底202的截面侧视图。在一些实施例中，该方法包括在形成孔212中的任何一个之前在第二表面208上的有源区214上方提供保护盖(未示出)。
39.图5b是在挡板540已经定位在晶片衬底202的第一表面206上方之后的晶片衬底202的截面侧视图。如图所示，挡板540包括开口542，当挡板540定位在晶片衬底202上或上方时，开口542使晶片衬底202的第一表面206的部分暴露。开口542对应于晶片衬底202中的孔的预期图案。
40.图5c是在挡板540已经被放置在第一表面206上或非常靠近第一表面206并且晶片衬底202已经被穿过挡板540的开口542蚀刻以形成孔212之后的晶片衬底202的截面侧视图。在所图示的实施例中，该方法包括将孔212形成到中间深度d，使得孔212的底部表面213与有源区214间隔开。在一些实施例中，孔212中的一或多个可以在其中孔不干扰有源区214中的有源组件的区域中一直延伸穿过晶片衬底202。图5d是在挡板540已经从晶片衬底202的第一表面206被去除之后的晶片衬底202的截面侧视图。
41.图5e是在减薄过程已经形成减薄的第一表面206
′
之后的晶片衬底202的截面侧视图。在所图示的实施例中，中间深度d足够深，使得减薄的第一表面206
′
在孔212的底部表面213上方。也就是说，孔212的至少一部分可以在背磨过程之后保留。因此，孔212的剩余部分可以通过单体化过程以及在每个个别半导体裸片204的寿命期间持续分散晶片衬底202中的应力。在一些实施例中，减薄过程超过中间深度，使得减薄的第一表面206
′
是平面的。在这些实施例中，孔212仍然在减薄过程的一部分期间分散应力，并且因此对于制造过程的至少一部分，减轻了衬底中裂纹的形成和扩展。
42.在晶片衬底202已经被减薄之后，可以将晶片衬底202单体化以分离个别半导体裸片204。如以上所讨论的，当孔212的至少一部分在背磨过程之后保留时，孔212可以在单体化期间以及在每个个别半导体裸片204的整个寿命期间持续减轻裂纹扩展。
43.图6a和6b图示了在如以上参考图4a至4f或图5a至5e所述已经形成孔212之后的晶片衬底202。图6a是在第一表面206上和孔212中已经沉积缓冲材料650之后的晶片衬底202的截面侧视图。图6b是在多余的缓冲材料650已经被去除并且晶片衬底202已经被减薄以形成减薄的第一表面206
′
之后的晶片衬底202的截面侧视图。在多余的缓冲材料650已经被去除之后，晶片衬底202可以被单体化。
44.在一些实施例中，缓冲材料650是比晶片衬底202脆性更小的材料，以吸收和/或进一步分布孔212中的应力。例如，缓冲材料650可以是氮化物或氧化物材料。在一些实施例中，使用溅射过程在第一表面206上沉积缓冲材料650。在图6a和6b所图示的实施例中，该方法包括在第一表面206上沉积过量的缓冲材料650，并且然后去除多余的材料以完全填充孔212中的每一个。在一些实施例中，该方法包括仅用缓冲材料650部分地填充孔212中的每一个。在一些实施例中，基于缓冲材料650的热特性以及其它参数来选择缓冲材料650。例如，可以基于缓冲材料650的热导率来选择缓冲材料650。更具体地，缓冲材料650可以具有通常等于或大于晶片衬底202的热导率的热导率。在一些实施例中，可以基于缓冲材料650的热膨胀系数(cte)来选择缓冲材料650。例如，在一些实施例中，基于具有通常等于有源区214的cte的cte来选择缓冲材料650，或者缓冲材料650的cte可以在有源区214的cte与减薄的第一表面206
′
处的再分布结构和/或互连线的cte之间(图5)。考虑缓冲材料650的热特性可以减少在个别半导体裸片204的操作期间与热相关的复杂性。
45.图7和8图示了根据本技术的各种实施例的方法的各种特征。图7是根据本技术的一些实施例的在第一表面206中已经形成六边形孔712之后的晶片衬底202的俯视图。六边形形状可以围绕六个内壁713分散应力，并且能够形成密集的孔图案，以降低裂纹320(图3a)在没有延伸到孔712中的一个中的情况下跨晶片衬底202扩展的可能性。
46.图8是根据本技术的一些实施例的在第一表面206中已经形成孔812之后的晶片衬底202的俯视图。在一些实施例中，晶片衬底202中的应力在制造期间不均匀地分布在整个晶片衬底202中和/或在其整个寿命期间不均匀地分布在个别半导体裸片204中。考虑当形成孔812时应力的变化密度可以允许孔812进一步减轻跨晶片衬底202的裂纹扩展。例如，在各种实施例中，孔812可以在遇到高应力的区域中形成为具有高孔密度，且在遇到低应力的区域中形成为具有低孔密度；孔812可以在高应力区域中具有第一直径并且在低应力区域中具有大于第一直径的第二直径；和/或孔812可以以一或多种图案定位，这些图案考虑了一或多个区域中的应力。
47.在图8所图示的实施例中，第一孔812a在晶片衬底202的外围区域中以第一图案816a形成，并且第二孔812b在晶片衬底202的中心区域中以第二图案816b形成。在一些实施例中，晶片衬底202的外围区域在制造期间比中心区域经受更大量的应力。因此，在所图示的实施例中，第一图案816a具有第一孔密度，并且第二图案816b具有小于第一孔密度的第二孔密度。第一图案816a的较高密度可以降低裂纹跨周边区域扩展的可能性，其中在没有延伸到第一孔812a中的一个中的情况下，裂纹由于较高的应力而更可能发生。同时，第二图案816b中较低的孔密度可以简化制造过程，而不会削弱在晶片衬底202中形成孔812的价值。此外，第一孔812a具有第一直径，并且第二孔812b具有大于第一直径的第二直径。例如，在一些实施例中，第一孔812a具有约10nm的直径，并且第二孔812b具有约10μm的直径。例如，第一孔812a具有约100nm的直径并且第二孔812b具有约5μm的直径，或者第一孔812a具有约1μm的直径并且第二孔812b具有约2μm的直径。因为第一孔812a具有相对较小的直径，所以可以进一步增加第一图案中的孔密度以解决裂纹。
48.如图8所进一步图示，第一图案816a的几何图案不同于第二图案816b中的几何图案。在一些实施例中，该方法包括形成第一和第二图案816a、816b的几何图案以考虑跨第一和第二图案816a、816b的局部应力。在一些实施例中，该方法包括以简化制造同时保持形成孔812的益处的方式形成第一和第二图案816a、816b。
49.在一些实施例中，该方法包括形成任意数目的图案以进一步针对晶片衬底202中的应力调整孔812的形成(“图案816n”)。在一些实施例中，该方法包括在晶片衬底202的其它区域中和/或在跨晶片衬底202的重复区域中形成图案816n。例如，在一些实施例中，该方法包括在重复区域中形成图案816n，以使每个个别半导体裸片204具有孔812的图案816n，以在每个个别半导体裸片204的整个寿命期间减轻裂纹扩展。在各种实施例中，该方法包括根据以上讨论的考虑的任意组合来改变图案816n中的孔812和图案本身。例如，在一些实施例中，图案816n中的孔812具有大体相等的直径，但在图案816n中的每一个中以变化的孔密度定位。在一些实施例中，图案816n中的每一个中的孔812具有变化的直径，但在图案816n中的每一个中以大体相等的孔密度定位。
50.具有以上参考图2a至8描述的特征的半导体装置中的任何一个可以均被结合到无数更大和/或更复杂的系统中的任何一个中，其代表性实例是图9所示意性示出的系统900。系统900可以包括基本上如上所述的存储器990(例如，sram、dram、闪存和/或其它存储器装置)、电源992、驱动器994、处理器996和/或其它子系统或组件998。以上参考图2a至8描述的半导体装置可以被包括在图9所示的元件中的任何一个中。例如，存储器990可以是具有根据上述方法制造的半导体裸片的ddr5 dimm。所得系统900可以被配置成执行多种合适的计算、处理、存储、感测、成像和/或其它功能中的任何一种。因此，系统900的代表性实例包括但不限于计算机和/或其它数据处理器，诸如台式计算机、膝上型计算机、因特网电器、手持装置(例如、掌上型计算机、可穿戴计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费电子产品、网络计算机和小型计算机。系统900的附加代表性示例包括灯、照相机、车辆等。关于这些和其它实例，系统900可以容纳在单一单元中或例如通过通信网络分布在多个互连单元上。因此，系统900的组件可以包括本地和/或远程存储器存储装置和多种合适的计算机可读介质中的任何一个。
51.综上所述，应了解，本文已经出于说明的目的描述了本技术的具体实施例，但是可以在不偏离本公开的情况下进行各种修改。此外，在特定实施例的上下文中描述的本技术的某些方面也可以在其它实施例中组合或消除。例如，参考图2a至9描述的各种实施例可以被组合以结合其中沉积有缓冲材料的第一图案中的第一孔和没有缓冲材料的第二图案中的第二孔。因此，除受到随附权利要求书的限制外，本发明不受限制。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但其它实施例也可以显示此些优点，并且并非所有的实施例都要显示此些优点以落入本技术的范围内。因此，本公开和相关联的技术可以涵盖未明确地在本文中示出或描述的其它实施例。