专利名称：字可擦埋设位线eeprom的制作方法
技术领域：
本发明涉及电可擦可编程的只读存储电路，特别涉及具有埋设位线的阵列结构的那些电路，他们有时被称为ACE或ACEE(先进的无接触EPROM或EEPROM)。本发明所设想的这类阵列具有擦字能力。
已知的埋设位线的EPROM或EEPROM阵列利用埋设的掺过杂的位线(通常是在厚氧化物区域下n+导电率掺杂的结晶硅)作为阵列的位线。掺杂线用作存储单元的晶体管的源/漏区。例如在美国专利4，698，900中(1987年10月13日公开，发明人为A.Esquivel，受让人为德克萨斯仪器公司)就公开了一种典型的先进无接触阵列型的EPROM。
有一种已开发的EEPROM(电可擦字可编程只读存储装置)可通过隧穿(tunneling through)隔离层的电荷对单个存储单元中的信息同时进行擦除和编程。这类装置曾在《1986年IEDM技术论文文摘》第580-583页中的S.Lai等所作的“今日E2主流技术的比较与趋势”一文中进行了讨论。
我们也知道混合使用以上方法的EEPROM，例如通过雪崩注入或隧道效应进行编程且通过隧道效应擦除的Flash EEPROM。这类装置一般限于整体擦除，即对整个存储阵列同时进行电擦除。在《1985年ISSCC技术论文文摘》168-169页中，F.Matsuoka等在“使用三层多晶硅技术的256 K Flash EEPROM”一文中就描述了一种通过雪崩注入进行编程并通过隧道效应进行擦除的Flash EEPROM。
本发明是一种具有擦字能力的EEPROM。该EEPROM可用埋设的位线配置来制造。可以制造一个擦字晶体管，将其栅极与EEPROM阵列的字线相连，其一个源/漏极与一根擦字线相连，其另一源/漏极与一控制栅连线相连。该控制栅连线为特定数的存储晶体管所公用，且该特定数包含一个字。
使用本发明的EEPROM的配置，可只擦去一个单字(如单字节字或双字节字)并对其重新编程，而不是象已有技术的Flash EEPROM那样一次就擦去整个阵列或对其重新编程。
本发明可利用标准埋设位线方法制造可擦字的EEPROM，只要对标准方法进行很少的改动，并增加最小量的附加步骤即可。
又，根据本发明，用埋设位线结构制造的可擦字EEPROM，其存储晶体管、控制晶体管和擦除晶体管可配置在一个最小的区域内。
图1是本发明的EEPROM阵列的一个段的示意图。
图2a是高倍放大后的本发明的一段EEPROM在衬底层上的顶视图。
图2b是高倍放大后的本发明的同一段EEPROM在衬底层之上、包含接触层和导电层在内的顶视图。
图3是在图2a和2b的EEPROM段中，沿剖面线AA′的剖视图。
图4是在图2a和2b的EEPROM段中，沿剖面线BB′的剖视图。
现参照图1对本发明的一个实施例的可擦字EEPROM的电路配置进行说明。将n个存储晶体管13至13n排列成使其控制栅极都连在一起，且与擦字晶体管11的一个源/漏区相连，擦字晶体管11的另一源/漏区与擦字线14相连。每个存储晶体管13-13n有一个源/漏区分别与位线15至15n+1相连。每个存储晶体管13-13n的另一源/漏区都与通路晶体管12-12n的一个源/漏区相连，而每个通路晶体管12-12n的另一源/漏区分别与位线15-15n相连。通路晶体管12-12n的各个栅极及擦字晶体管11的栅极都与单字线16相连。如图1所示，每个存储晶体管13-13n具有一个浮栅，且如图所示每个浮栅都有一薄隧道窗口。在图1所示的电路配置中有特定数目的例如8到16个通路晶体管-存储晶体管对与一个单个的擦字晶体管11和擦字线14相连系，于是在标准的EEPROM阵列中。擦字节晶体管11的擦字线14便每隔8位或16位(存储晶体管)重复一次，当然重复的间隔也可视需要而定。也可以设想在这种配置中只使用一个擦除晶体管和一根擦除线，每次用来擦除一根字线。
在本发明的EEPROM的存储单元中，对一个字的操作可参照图1归纳在下表中。
擦字节线 位线 位线 字线 控制14 15 15 16 栅极17擦 高伏特 地 地 高伏特 高伏特写 地 高伏特 悬空 高伏特 地读 低伏特 低伏特 地 低伏特 低伏特现就本发明一个实施例的EEPROM的布局参照图2a和2b进行说明。此两图分别表示一个四单元的EEPROM集成电路的衬底层以及覆盖在衬底层上的接触层和导电层的高倍数放大图。图2A和2B的电路中的擦字节线14是一个根埋设的导电线，这一埋设在厚氧化物下的衬底的n+掺杂区，将在图3和图4的剖视图中进一步说明。位线15，151和152为埋设的位线，也是例如在厚氧化物层下的n+掺杂线，以后可看到，它们也起着存储单元的通路晶体管和存储晶体管的源/漏区的作用。除去在区域31、区域32和区域33中外，加工成图示形状的厚氧化物区26将擦字线14和位线15，151和152隔开，分别形成擦字晶体管、通路晶体管和存储晶体管。接触孔23允许埋设线34与控制栅连线17相接触，前者形成擦字晶体管的一个源/漏区。
在埋设的n+线35上经过厚氧化物层割出了隧道的窗口24，它们形成了通路晶体管12-12n和存储晶体管13-13n的源/漏区。可根据包含新发展的自对准方法在内的几种已知制作方法中的任一种方法，将这些隧道窗口24蚀刻成形。这些隧道窗口24的临界参数应该使位于埋设的n+区28上的氧化物厚度薄得足以允许产生众所周知的隧道现象，以便对存储晶体管13-13n进行“写入”和/或“擦除”。
可能由第一层多晶硅构成的浮栅区域21形成存储晶体管13-13n的浮栅。这些浮栅区域覆盖了隧道窗口24，并覆盖处在存储晶体管13-13n的源/漏区之间的薄氧化物区。由同一多晶硅层的第一层也可以形成条状隔离区25。众所周知如果使用这些隔离区25，这些区还将使字线与衬底隔离。
可以由第二层多晶硅层形成的字线16，如图所示在水平方向延伸，覆盖衬底层并在区31上形成擦字晶体管11的栅极，并在区域32上形成通路晶体管12-12n的栅极。
也可以用第二多晶硅层形成控制栅的连线17。这些线如图所示也在水平方向上延伸，覆盖浮栅区21，其间用例如二氧化硅的隔离层隔开。这些线17形成存储晶体管13-13n的控制栅极。
可能由铝类金属制成的接触带22伸到接触孔23和36内，与埋设的n+区34接触，并经厚氧化物层37与控制栅连线17接触，从而使擦字晶体管11的源/漏区与存储晶体管13-13n的控制栅极获得电气连接。
参照分别沿剖面线AA′和BB′所取的图3和图4的EEPROM集成电路的剖视图和下面的说明可以对本发明的其它实施例获得得进一步的理解。
位于电路下面的衬底35可以是单晶硅，其中按需要掺以P型杂质。如图4所示，埋设的n+区位于厚氧化物区29的下面，在区域31上形成擦字线14和擦字晶体管11的源/漏区。厚氧化物区26将各埋设的n+区隔离并将字线16与衬底区分开。
埋设的n+区34如图4所示，起擦字晶体管11的一个源/漏区的作用，并由厚氧化物区所覆盖。接触孔23经此厚氧化物腐蚀到埋设的n+区34。
埋设的n+区15，151和152也位于厚氧化物区29的下面，并形成位线15，151和153及通路晶体管12-12n和存储晶体管13-13n的源/漏区。
埋设的n+区28也位于氧化物区的下面并形成通路晶体管12-12n和存储晶体管13-13n的另一源/漏区并对这些晶体管的单元对例如通路晶体管12到存储晶体管13从源/漏区电连接到源/漏区。在埋设的n+区28上方的厚氧化物区有一隧道孔24一直蚀穿到n+区域;然后在n+区的上面形成很薄的氧化物层或其他隔离层。
将第一层的多晶硅层蚀刻成形以形成浮栅21和条状隔离区25。浮栅21(存储栅)伸到隧道窗孔24内，并对区33进行覆盖以形成存储晶体管13-13n的浮栅(存储栅)。在第一多晶硅层上形成例如二氧化硅加氮化硅的隔离层30以使该层和第二多晶硅层的区域隔离。注意接触窗23也是穿过此一隔离层30的。
众所周知对第二导电层(例如多晶硅)进行蚀刻并形成图形，可形成字线16和控制栅连线17。字线16还形成擦字晶体管11和通路晶体管12-12n的栅极。控制栅连线17还形成存储晶体管13-13n的控制栅极。
导电条22伸进接触窗23和接触窗36内以便与控制栅连线17电接触。尽管导电条22在图中位于控制栅连线17的上方，但此导电条22也可位于控制栅连线17的下方。导电条22可以是金属的例如是铝的，并可用众所周知的技术将导电条22蚀刻成图形。
因而可以看出，从擦字线14到埋设的n+区域34，将跨越区31形成擦字晶体管11，而字线16则用作擦字晶体管的栅极。由埋设的n+区34形成的擦字晶体管11的源/漏区，则通过控制栅连线17电搭接到n个存储晶体管13-13n的控制栅极，因而控制n个存储晶体管13中的一个字的擦除。
图2a和2b和说明只表示出EEPROM阵列的一部分。根据本发明，该阵列包含两个擦字晶体管，每个擦字晶体管控制两个存储单元的擦除方式。图示的每个存储单元由一个通路晶体管和存储晶体管对组成。因而在图2A和图2B中描绘的EEPROM集成电路段中总共显示有4个存储单元。应该明白本发明的EEPROM阵列应包括几千和几百万的存储单元和众所周知的有关的控制电路，如行译码器，列译码器和读/写选择电路。
虽然所述的实施例是在硅制造技术的范围中说明的，然而应明白，所有建议使用硅材料的地方都可根据材料的已知性质和制造方法用其他材料取代。建议采用的掺杂类型也可以采用相反的掺杂类型，如大家所知道的那样。
尽管已参照图示的实施例对本发明进行说明，但这些说明不应在限制意义上加以解释。本专业的技术人员在参阅此说明书后，不难作出图示的实施例及本发明的其他实施例的不同的变型。因而可设想所附的权利要求将包含任何落在本发明的范围内的这类变型或实施例。
权利要求
1.一种由工作于行列排列方式的存储单元组成可擦字的电可擦可编程只读存储电路，其特征在于，每行上述存储单元包含m个擦字晶体管，每个擦字晶体管都电连接到一行中的n个上述存储单元并在擦除周期内控制上述的n个存储单元，其中m为正整数，n为被m除过的在上述行中的单元数。
2.如权利要求1所述的电路，其特征在于m＞1。
3.如权利要求1所述的电路，其特征在于n为8或16或32等。
4.如权利要求1所述的电路，其特征在于每个上述存储单元包含一通路晶体管和一存储晶体管。
5.如权利要求4所述的电路，其特征在于每个上述擦字晶体管都从它的一源/漏区电连接到n个上述存储晶体管的控制栅极。
6.如权利要求5所述的电路，其特征在于每个上述擦字晶体管均从其栅极电连接到n个上述通路晶体管的栅极。
7.如权利要求4所述的电路，其特征在于每个上述通路晶体管和每个上述存储晶体管均具有一对源/漏区;每个上述源/漏区包含一埋在一厚隔离区下面的埋设的、掺杂导电区域;及至少有一些上述埋设的、掺杂导电区域还包含上述电路的位线。
8.如权利要求7所述的电路，其特征在于上述埋设的，掺杂导电区域为单晶硅衬底的n+掺杂区。
9.如权利要求7所述的电路，其特征在于每个上述擦字晶体管还包含一对源/漏区;上述擦字晶体管的每个上述源/漏区还包含埋在一厚隔离区下面的一埋设的、掺杂的导电区;及每个上述擦字晶体管的一个上述源/漏区包含上述电路的一擦字线。
全文摘要
公布了一种具有擦字能力、并使用埋设位线制造技术的EEPROM。可擦字EEPROM使用的附加芯片区是最小的，对制造方法的变更也是最小的。
文档编号H01L27/115GK1051448SQ90104790
公开日1991年5月15日 申请日期1990年7月18日 优先权日1989年7月19日
发明者詹姆斯L·佩特森 申请人:德克萨斯仪器股份有限公司