专利名称：电路断路器的制作方法
技术领域：
本发明是有关保护电路的电路断路器。
图3所示特开昭60-223418号公报内所显示的先有电路断路器的结构图。图中10是交流电路;11、12、13是连接交流电路10的电源侧端子，21、22、23是连接交流电路10的负荷侧端子，31、32、33是设在三相电路10中的电路断路器开离接点，41、42、43是检测交流电路10中流过的各相电流的，例如使用变流器的电流检测器，51是整流电流检测器41的输出的全波整流电路，52是在规定的电压上变更全波整流电路51的输出的负载电路。
53是产生脉冲调制用的计时信号的脉冲调制计时信号发生电路;54是与来自脉冲调制计时信号发生电路53的计时信号同步，脉冲调制负载电路52的输出进行模拟/数字转换的模拟/数字转换电路。
55是对应来自A/D转换电路54的数据，运算出计算值的决定计算值的计算值的决定电路;56是计算计算值决定电路10的输出的计算电路;57是产生判定用的计时信号的判定计时信号发生电路;58是与来自判定计时信号发生电路57的计时信号同步判定计算电路56的计算值，如该数值高于规定值则做出拾取判定的拾取判定电路;59是计算拾取判定电路58的输出的计算电路;60是判定计算电路59的计算值是否超过规定值的断开判定电路;70是对应断开判定电路60的输出产生转换信号的转换装置;71是由转换装置的输出驱动，使设在交流电路10上的开离接点31-33开离的跳开装置。此外，80、81是分别连接电流变流器42、43的控制电路，都是由和全波整流电路51～断开判定电路60相同的电路构成。
操作说明如下电流检测器41的输出由全波整流电路51进行全波整流，由负载电路52变换为规定电压。负载电路52的输出供给(模拟/数字)转换电路54，和来自脉冲调制计时信号发生电路53的脉冲调制计时信号同步，变换为数据。该数据计算值供给决定电路55，根据该电路断路器的反比时限动作特性，决定与上述数据值相对应的计算值。该计算值供给计算电路56，再把每个上述脉冲调制计时信号的计算值相加。
计算电路56的输出供给拾取判定电路58，在这里与来自判定计时信号发生电路57的计时信号同步，对计算电路56的计算总值进行判定。若该值超过规定值时则判定有拾取。拾取判定电路58的输出供给计算电路59进行计算，当其计算总值超过规定值时，断开判定电路60判定此时值为规定的拾取值。并由此时的断开判定电路60的输出，通过转换装置70，驱动跳开装置71，由此使开离接点31-31开离。
先有的电路断路器的构成如上所述，为进行稳定的动作，设定长的拾取判定计时周期，例如100msec，此时就不能进行短时间的延迟动作，即最短也要100msec，还存在只能在100msec单位上进行延迟时间控制的问题。
本发明的目的是为解决这些问题，得到能在短时间单位里进行延迟时间控制，并能稳定地进行检测工作的电路断路器。
如权利要求1所述，该电路断路器是具有设在单相或多相电路中的能开离的接点和开离该接点的跳开装置，与上述电路中流过的事故电流相应，使上述跳开装置动作的电路断路器，它包括有检测上述电路的各相电流的第一电流检测装置;在每个规定的时间里脉冲调制第一电流检测装置输出的第一模拟/数字转换装置;检测该模拟/数字转换装置的输出在第一周期里的最大值检测装置;把模拟/数字转换装置输出的规定运算值在第二周期里进行加法运算的第一加法运算装置;贮存该第一加法运算装置先前加法运算结果的多个存储装置和当上述最大值检测装置检测出的最大值超过第一临界值时，在每个上述第一周期里对上述最大值规定的运算值进行加法运算的第二加法运算装置;当上述多个存储装置的输出总值超过第二临界值时，在每个上述第二周期里，对上述总值规定的运算值进行加法运算的第三加法运算装置以及当上述第二加法运算装置的加法运算值超过第三临界值时，或者上述第三加法运算装置的加法运算值超过第四临界值时，使上述跳开装置发生动作的第一驱动装置。
如权利要求2所述的电路断路器，是具有设在单相或多相电路里能开离的接点和使该接点开离的跳开装置，与上述电路中流过的事故电流相应，并使上述跳开装置发生动作的电路断路器。它包括有检测上述电路各相电流的半波波形的第二电流检测装置;检测该第二电流检测装置输出的增大的波形同步装置;和用规定的脉冲调制频率脉冲调制上述第二电流检测装置的输出的第二模拟/数字转换装置;使该模拟/数字转换装置输出的规定运算值和上述波形同步装置的输出同步，在每个脉冲调制中进行第一时间累加运算的第四加法运算装置;当该第四加法运算装置的加法运算值超过第五临界值时，对上述加法运算值规定的运算值进行加法运算的第五加法运算装置以及当该第五加法运算装置的加法运算值超过第六临界值时，使上述跳开装置发生动作的第二驱动装置。
如权利要求1中所述，用最大值检测装置检测短时间，如12.5msec里的最大值，再在每个12.5msce里，由第二加法运算装置的断开，用计算电路加算出该最大值的运算值，从而可能在最短12.5msce的时间作延迟动作。另外，在第三加法运算装置的拾取判定电路里，如对25msec里的数据进行过去4个加法运算的判定拾取，对应该判定结果，由第三加法运算装置的断开，用计算电路在每25msec内对上述加法运算的总值进行加法运算，这样便能在25msce单位里进行延迟时间控制。
如权利要求2中所述，用波形同步装置监视第二电流检测装置的信号电平，其电平从零到超过规定规定电平时通过模拟/数字转换装置开始脉冲调制，用第四和第五加法运算装置判定从半波的运算值到流经电路的电流值，所以可用简单的电路结构进行短时间动作。
下面结合
本发明的各个实施例，附图中图1所示为本发明的一个实施例的结构图;
图2所示为本发明的另一实施例的结构图;
图3所示为先有电路断路器的结构图。
图中各标号表示10交流电路31-32开离接点41-42电流检测器70转换装置71跳开装置90，105计时信号发生电路91，103A/D转换电路92最大值检测电路93，98，107拾取判定电路94，96，108运算电路95，97-1～97-5，99，100，109计算电路101，110断开判定电路参见图1，该图是本发明的一个实施例的结构图，图1和图3相应部分标以同一标号，并略去对其的详细说明。图1中，90是产生各种计时信号的计时信号发生电路，例如模拟/数字(A/D)转换用及运算用的如500usec周期的计时信号，最大值检测用的如12.5msec周期的计时信号，运算用的如25msec周期的计时信号;91是与来自计时信号发生电路90的计时信号同步，并在每500μsec里对电流检测器41的输出进行脉冲调制，A/D变换的A/D变换电路;92是与来自计时信号发生电路90的计时信号同步，并检测A/D转换电路91的输出在第一周期里如12.5msec里的最大值的最大值检测电路。
93是连接最大值检测电路92的拾取判定电路。当最大值检测电路92检测出的最大值超过第一临界值的规定临界值，如电路断路器的额定电流(如100A)的2-10倍的临界值时，该拾取判定电路93就进行动作，判定拾取。94是运算电路。它对应最大值检测电路92的最大值，运算后段的计算电路95必须计算的计算值。
96是与来自计时信号发生电路90的计时信号同步，运算每一脉冲调制(500μsec)里来自A/D转换电路91的脉冲调制值的平方值(即流过交流电路10的电流I的平方值)，在第二周期里，如每25msec里，将其运算值转换并输出到下述的计算电路97-1～97-5。即，计算电路91-1～91-5中的一个计算电路，如计算电路91-1是通过计算电路在25msec内将运算电路96的运算值做累加运算(∑I×I×t值)，其余四条计算电路，如计算电路97-2～97-5，是保持运算电路96的运算值在过去的每25msec的累积相加值的计算电路。
98是连接计算电路97-1～97-5的拾取判定电路，该拾取判定电路98是当其余四条计算电路，即计算电路97-2-97-5的累积的总值超过第二临界值的规定临界值时，如超过电路断路器的额定电流值的临界值时，则判定拾取。即，拾取判定电路98由过去的100msec(25msec×4)里的累积值(∑I×I×t值)判定拾取。
99是连接拾取判定电路98的运算电路，该运算电路99运算上述计算电路97-2～97-5的累积总值对应的计算值，即上述100msec里的累积总值乘上规定的系数，后段的计算电路100运算应计算的计算值。101是断开判定电路，它监视计算电路95及100的输出，使其计算值分别和电路断路器的动作特性相符，当它超过与计算电路95和100相对应而设定的作为第三及第四临界值的规定临界值时，则判定断开，通过转换装置70和跳开装置71使接点31-33开离。
此外，电流检测器41-43构成第一电流检测装置，运算电路96和计算电路97-1～97-5中的一条计算电路构成第一加法运算装置，计算电路97-1～97-5中的第一加法运算装置里包括计算电路以外的其余四条计算电路，它们分别构成记录第一加法运算装置过去的加法运算结果的多个存储装置;拾取判定电路93和运算电路94以及计算电路95构成第二加法运算装置;拾取判定电路98、运算电路99和计算电路100构成第三加法运算装置;断开判定电路101及转换装置70构成第一驱动装置。另外，对于图中没有表示的电流检测器42、43，也同样分别设置了由计时信号发生电路90到断开判定电路101构成的控制电路。
下面说明操作情况，由电流检测器41检测出的相电流供给A/D变换电路91，在每500μsec进行脉冲调制并变换为数字。最大值检测电路92监视每12.5msec里来自A/D变换电路91的数据(脉冲调制值)，并检测其中的最大值。该最大值依次供给拾取判定电路93，拾取判定电路93在该最大值超过规定的临界值时，则判定拾取，给下一段的运算电路94通电。
运算电路94的运算，是对应上述最大值使计算电路95上的计算值与电路断路器的动作特性的值相符，即对应运算电路94的某个最大值，设定计算电路95上的计算值为100;当最大值变为2倍时，现在计算电路95上的计算值就设定为400。因此，对应某个最大值计算电路95，每12.5msec进行100次累加运算;其最大值变为2倍时，每12.5msec进行400次累加运算。
并且，断开判定电路101是在计算电路95的累加值超过作为第三临界值的规定临界值时，进行断开判定。即断开判定电路101和短时限或瞬时动作相对应，设该临界值为1000，当计算电路95的计算值为100时，在125msec后产生表示断开的输出;当计算电路95的计算值为400时，在37.5msec后产生表示断开的输出。
断开判定电路101的输出供给转换装置70，与此相对应，转换装置70把驱动信号供给跳开装置71，使其动作，因此使开离接点31-31开离。其结果是可在最后12.5msec单位里作短时间延迟动作，即做短时限动作或瞬时动作。
另外，A/D转换电路91的输出供给运算电路96，运算电路96与来自计时信号发生电路90的计时信号(500μsec)同步，运算来自A/D变换电路91的脉冲调制值的平方值，该运算值与同样来自计时信号发生电路90计时信号(25msec)同步，转换并输出到计算电路91-1～91-5。
而且，计算电路91-1～91-5中的一条，在25msec里累加运算电路96的运算值，其余四条计算电路则保持运算电路96的运算值在过去每25msec的累加运算值。
这四条计算电路的累积值供给拾取判定电路98，拾取判定电路98当其总值超过作为第二临界值的规定临界值时，假如超过与电路断路器的额定电流相当的临界值时，则判定拾取。即，拾取判定电路98根据过去的100msec(25msec×4)里的累积值判定拾取。
拾取判定电路98的输出供给运算电路99，运算电路99运算与上述其余四条计算电路的累积总值相对应的计算值，即，上述100msec里的累积总值乘上规定的系数，由后段的计算电路100运算出应计算的计算值，使之符合电路断路器的动作特性。例如，运算电路99，和上述运算电路94一样，设定计算电路100上的计算值为100，当最大值变为2倍时，现在计算电路100上的计算值就设定为400。因此，对应某个总值，计算电路100每25msec进行100次累加运算;当其总值变为2倍时，则每25msec进行400次累加运算。
而且，当计算电路100的累加值超过作为第四临界值的规定临界值时，断开判定电路101则判定断开。即，断开判定电路101对应于长限时动作，若将其临界值设为40000，当计算电路100的计算值是100时，10sec后就产生表示断开的输出;当计算电路100的计算值是400时，则2.5sec后产生表示断开的输出。
断开判定电路101的输出供给转换装置70，与此相对应，转换装置70把驱动信号供给跳开装置71，使其动作，因此，使开离接点31-33开离。其结果可在25msec单位里作延迟动作，即长时限动作。
这样，在本实施例中，可以每12.5mse作为短时间单位作短时间延迟动作;也可以每25msec作为短时间单位作延迟时间动作。
实施例2，图2所示为本发明另一实施例的构成图，图2中和图3对应的部分标以同一编号，并略去其详细说明。图2中，102是对电流检测器41的输出进行半波整流的半波整流电路;103是变换半波整流电路102的输出，如每500μsec进行脉冲调制将其变换为数值的A/D转换电路;104是判定半波整流电路102的输出电平，检测其波形增大的波形同步电路，该波形同步电路104在半波整流电路102的输出电平超过相当于电路断路器的额定电流的百分之几时，则判定波形增大。
105是与波形同步电路104的输出同步，产生各种计时信号的计时信号发生电路;106是由波形同步电路104的输出起动，和来自计时信号发生电路105的计时信号同步，在可使用的最低电源频率周期的1/2以上、且在最高电源频率周期以下的第一时间里，如10msec里，累加运算A/D转换电路103输出值的平方值的所谓第四加法运算装置的加法运算电路;107与来自计时信号发生电路105的计时信号同步，当加法运算电路106的加法运算值超过作为第五临界值的规定临界值时，判定拾取的拾取判定电路;108是与来自计时信号发生电路105的计时信号同步，对应上述加法运算值，运算后段计算电路109应计算的计算值的运算电路。
110是断开判定电路，它监视计算电路109的输出，为使其计算值分别和电路断路器的动作特性相符，对应计算电路109，当超过设定的作为第六临界值的规定临界值时，判定断开，并通过转换装置70和跳开装置71使开离接点31-33开离。
此外，电流检测器41-43和半波整流电路102构成了电流检测装置;拾取判定电路107、运算电路108和计算电路109构成了第五加法运算装置;断开判定电路110和转换装置70构成第二驱动装置。另外，对于图中未画出的电流检测器42、43，也同样设计了分别由半波整流电路102～断开判定电路110构成的控制电路。
下面说明操作情况。电流检测器41检测出的相电流由半波整流电路102进行半波整流，供给A/D转换电路103和波形同步电路104。A/D转换电路103在每500μsec里把输入的模拟值进行脉冲调制，并变换为数值。另外，波形同步电路104是在半波整流电路102的输出电平超过相当于电路断路器额定电流的百分之几时，则判断波形增大，促使加法运算电路106开始加法运算。
加法运算电路106如进行电源频率周期的1/2里的运算，则得到半波波形的I×I×t值。当加法运算电路106的加法运算值超过规定的临界值时拾取判定电路107则判定拾取，给下一段的运算电路108通电。
运算电路108把上述加法运算值乘上规定的系数，运算计算电路109的计算值;计算电路109将该计算值进行累加运算。
而且，断开判定电路110在计算电路109的累加运算值超过规定的临界值时，判定断开，产生表示断开的输出。断开判定电路110的输出供给转换装置70，与此相应，转换装置70把驱动信号供给跳开装置使其动作，因此，使开离接点31-33开离，其结果，可作约20msec的短时限动作和长时限动作或相当的短时间延迟动作和约20msec单位里的延迟动作。
这样，在本实施例中，以简单的结构便可进行约20ms的短时间延迟动作。
另外，上述各实施例中的动作也可以用微计算机的软件实现。在实施例2中，波形同步电路104的输入也可以来自A/D转换电路103的输出侧。
如上所述，在权利要求1中该电路断路器是具有设在单相或多相电路里能开离的接点和使该接点开离的跳开装置，与上述电路中流过的事故电流相应，并使上述跳开装置发生动作的电路断路器。它包括检测上述电路各相电流的第一电流检测装置;在每个规定的时间里脉冲调制该第一电流检测装置输出的第一模拟/数字变换装置和检测该模拟/数字转换装置的输出在第一周期里的最大值的最大值检测装置;在第二周期里把上述模拟/数字变换装置的输出的规定运算值进行加法运算的第一加法运算装置和储存该第一加法运算装置过去的加法运算结果的多个存储装置，当由上述最大值检测装置检测出的最大值超过第一临界值时，在每个上述第一周期里对最大值规定的运算值进行加法运算的第二加法运算装置;当上述多个存储装置的输出总值超过第二临界值时，在每个第二周期里对上述总值规定的运算值进行加法运算的第三加法运算装置，以及当上述第二加法运算装置的加法运算值超过第三临界值时，或者上述第三加法运算装置的加法运算值超过第四临界值时，使上述跳开装置发生动作的第一驱动装置。所以，其效果是得到能够作短时间延迟动作，并可稳定地进行检测工作，时间精度高的电路断路器。
另外如权利要求2中所述，该电路断路器是结构简单，具有设在单相或多相电路里的能开离的接点和使该接点开离的跳开装置，在与上述电路中流过的事故电流相应，并使上述跳开装置发生动作的电路断路器。它包括有检测上述电路各相电流的半波波形的第二电流检测装置;检测该第二电流检测装置输出增大的波形同步装置;和用规定的脉冲调制频率脉冲调制上述第二电流检测装置的输出的第二模拟/数字转换装置;使该模拟/数字转换装置输出的规定运算值与上述波形同步装置的输出同步，在每个脉冲调制进行第一时间累加运算的第四加法运算装置，当该第四加法运算装置的加法运算值超过第五临界值时，加法运算上述加法运算值规定的运算值的第五加法运算装置;以及当该第五加法运算装置的加法运算值超过第六临界值时，使上述跳开装置发生动作的第二驱动装置。所以其效果是得到可作短时间的延迟动作，并能稳定地进行检测工作，时间精度高的电路断路器。
权利要求
1.在单相或多相电路中设有能开离的接点和开离该接点的跳开装置，与上述电路中的事故电流相应，使上述跳开装置发生动作的电路断路器，其特征在于具备以下装置检测上述电路各相电流的第一电流检测装置；在每个规定时间里脉冲调制该第一电流检测装置输出的第一模拟/数字转换装置；检测该模拟/数字转换装置输出第一周期内最大值的最大值检测装置；把上述模拟/数字转换装置输出的规定运算值在第二周期里进行加法运算的第一加法运算装置；贮存该第一加法运算装置先前的加法运算结果的多个存储装置；当上述最大值检测装置检测出的最大值超过第一临界值时，在每个上述第一周期里对上述最大值规定的运算值进行加法运算的第二加法运算装置；当上述多个存储装置的输出总值超过第二临界值时，每个第二周期里，对上述总值的规定的演算值进行加法运算的第三加法运算装置；当上述第二加法运算装置的加法运算值超过第三临界值时，或上述第三加法运算装置的加法运算值超过第四临界值时，使上述跳开装置动作的第一驱动装置。
2.如权利要求1所述的电路断路器，其特征在于所述第二周期是第一周期的整数倍。
3.如权利要求1所述的电路断路器，其特征在于所述第一加法运算装置对第一模拟/数字转换装置输出的平方运算值进行加法运算。
4.在单相或多相电路里设有能开离的接点和开离该接点的跳开装置，与上述电路中的事故电流相应，使上述跳开装置发生动作的电路断路器，其特征在于具备以下装置检测上述电路各相电流的半波波形的第二电流检测装置;检测该第二电流检测装置输出增大的波形同步装置;用规定的脉冲频率脉冲调制上述第二电流检测装置输出的第二模拟/数字转换装置;使模拟/数字转换装置输出的规定运算值和上述波形同步装置的输出同步，在每个脉冲调制中进行第一时间累加运算的第四加法运算装置;当该第四加法运算装置的运算值超过第五临界值时，对上述加法运算值规定的运算值进行加法运算的第五加法运算装置;当该第五加法运算装置的加法运算值超过第六临界值时，使上述跳开装置发生动作的第二驱动装置。
5.权利要求4所述的电路断路器，所述第一时间是超过可使用的最低电源频率周期的1/2以上、且低于最高电源频率周期。
6.权利要求4所述的电路断路器，所述第四加法运算装置对第二模拟/数字转换装置输出的平方运算值进行加法运算。
全文摘要
一种能作短时间延迟动作，并能稳定地进行检测工作的时间精度高的电路断路器。它包括检测脉冲调制值的最大值检测电路92，对脉冲调制值进行加法运算的第一运算装置96、97，贮存加法运算结果的存储装置97，当最大值超过第一临界值时，对规定运算值进行加法运算的第二运算装置93、94、95，当存储装置输出总值超过第二临界值时，进行加法运算的第三运算装置98、99、100。当装置95的运算值超过第三临界值时，或装置100的运算值超过第四临界值时，使跳开装置71动作的断开判定电路10和转换装置70。
文档编号H01H83/02GK1076811SQ9310240
公开日1993年9月29日 申请日期1993年2月25日 优先权日1992年3月4日
发明者畠山善博 申请人:三菱电机株式会社