专利名称：半导体器件及其制造方法
技术领域：
本发明一般涉及包括双极型晶体管和场效应晶体管在内的半导体器件及其制造方法。
使用III-V族化合物半导体的普通异质结双极型晶体管已有过描述，例如，在National Technical Report Vo1.39 No.6(Dec.1993)，pp.729-735中(第一先前技术)。其剖面结构表示在图2(a)中。在GaAs衬底1上形成重掺杂的n-型GaAs辅助收集极层2、n-型GaAs收集极层3、重掺杂的p-型GaAs基极层4、n-型AlGaAs发射极层5，用于形成欧姆接触的重掺杂n-型InGaAs覆盖层6，以及重掺杂n-型InGaAs层7。在裸露的发射区、基区和辅助收集区分别形成发射极电极8、基极电极10和收集极电极16。标识号38表示采用质子注入形成的高阻区。根据这种器件结构，发射极电极面积大于由SiN层39形成的、用来与引线金属20相连的发射区接触孔面积。
在IEEE Electron Device Letters EDL-8(1987)，pp.246-248中描述了使用III-V族化合物半导体的异质结双极型晶体管的另一例子(第二先前技术)。其剖面结构示于图2(b)。在GaAs衬底1上形成重掺杂的n-型GaAs辅助收集极层2、n-型GaAs收集极层3、重掺杂的p-型GaAs基极层4、未掺杂的GaAs基极间隔层4、n-型AlGaAs发射极层5以及用于形成欧姆接触的重掺杂n-型GaAs覆盖层6。在裸露的发射区、基区和辅助收集区分别形成发射极电极8、基极电极10和收集极电极16。标识号9表示SiO2侧墙，标识号38表示用质子注入变成的高阻区，标识号40表示SiO2薄膜。在该器件中，基区4和收集区3台面区域的外周边与基区电极10的外周边结构相同。
另外，例如，在日本专利公开No.283433/93中介绍了常规的异质-绝缘栅场效应晶体管(第三先前技术)。异质-绝缘栅场效应晶体管表明一种在沟道和肖特基栅电极之间夹有一层其能带宽度大于沟道层的栅场效应晶体管结构。其剖面结构示于图9。在这个图中，标识号26表示单晶体半导体衬底，标识号31表示重掺杂n-型GaAs，标识号28表示含n-型GaAs、未掺杂AlGaAs层和未掺杂GaAs层的沟道层，而标识号24表示SiO2层之间的绝缘层。在这种器件中，将低阻金属37层迭在由WSi形成的栅电极29上，以减小栅电阻。
为了得到高速异质结双极型晶体管，就要有效地减小基区电阻、发射区-基区电容和基区-收集区电容。每种电容与结面积成正比地增大。为减小电容，减小发射区等每个图形本身的尺寸以及缩短相邻图形之间的间距是很有效的。
然而，在上述第一先前技术中，发现如果发射极电极8的面积做得比发射极电极接触孔的面积更小，在形成发射极接触孔时基极电极10会因腐蚀而暴露，而且会由引线金属20引起发射极和基极之间的短路。于是，通过减小器件尺寸来减小发射区-基区以及基区-收集区寄生电容受到限制。
在上述第二先前技术中，发现如果基区4和收集区3台面区域的外周边做小时，则基区电极面积也要求做小，于是引起基极电极电阻的增大。
在有关上面的第三先前技术中，发现在为露出栅电极29而腐蚀SiO2层之间的绝缘层24时，绝缘层24的腐蚀得过度并到达源区和漏区，因而当在栅电极29上形成低阻金属层37时，源或漏区与栅电极29被短路。
本发明的第一目标是解决上述条件下一般半导体器件的短路问题，而不限于含异质结双极型晶体管及异质-绝缘栅场效应晶体管的半导体器件。更具体地说，本发明的第一个目标是提供一种其结构包含第一导电层和第二导电层的半导体器件，在单晶半导体层中形成第一导电层，在第一导电层的每一侧面形成第一绝缘Si合金层，而在第一导电层周围的第一绝缘Si合金层上形成并与之接触的第二导电层。由此而试图避免第二导电层与单晶半导体层之间的电短路。
本发明第二个目标是减小并质结双极型晶体管半导体器件中基区台面区域的面积而不增大基区电极电阻。
上述第一个目标可通过在第一绝缘Si合金层上形成多晶或非晶未掺杂的III-V族化合物半导体或其合金、开一个通孔至少部分露出第一导电层和位于第一导电层周围的第一绝缘Si合金层、然后在通孔内形成第二导电层来实现。
第一个目标也可借助一种半导体器件制造方法来实现，包括在单晶半导体层上形成第一导电层；在第一导电层的每一侧面形成第一绝缘Si合金层而使第一导电层的上表面露出；在第一绝缘Si合金层和第一导电层上形成多晶或非晶未掺杂III-V族化合物半导体或其合金的第一半导体层以及依次形成第二绝缘Si合金层；用反应气体按照相对第一半导体层的选择型干腐蚀法在第二绝缘Si合金层中形成直达第一半导体层的第一通孔；用反应气体并用具有第一通孔的第二绝缘Si合金层作刻蚀掩膜，按照相对第一导电层和第一绝缘Si合金层的选择型干腐蚀法在第一半导体层中形成第二通孔，该通孔至少伸到部分第一导电层和在第一导电层周围的第一绝缘Si合金层；以及在由第一和第二通孔构成的通孔中形成第二导电层，使之与第一导电层相接触。
本发明的前述第二目标可用一种具有双极型晶体管结构的半导体器件来实现，其中辅助收集区、收集区和发射区依次层叠，收集区和基区小于辅助收集区，发射区小于收集区和基区，还具有在辅助收集区、收集区和基区上形成并在基区开有通孔的绝缘层，导电类型与基区相同的基区引出线半导体层(该基区引出线半导体层的形成要与绝缘层通孔中的基区相接触)，以及与基区引出线半导体层形成接触并延伸到绝缘层的基区电极。
多晶或非晶未掺杂III-V族化合物半导体或其合金的第一半导体层(它是为实现前述第一目标而引进的)可能经受一次在它与第一绝缘Si合金层之间的选择性干法腐蚀，因此，当在第一半导体层中形成通孔时，第一绝缘Si合金层不会被腐蚀。于是，有可能避免第二导电层与单晶半导体层之间的电短路。
通过引进第二绝缘Si合金层，可能从结构上使引线电容减小，而从制造的观点来看，可使器件表面上的台阶高度降低，因而容易形成引线。
第一半导体层变成多晶或非晶层或其合金层，取决于该层形成温度。形成温度从低到高，依次出现非晶、混合晶体和多晶体。在零下温度也可能形成第一半导体层。层形成温度越低，第一半导体层的电阻率越高。从这个观点来看，在低温下的层形成是可取的。然而，在低温形成中，薄膜的水含量变大，因而当考虑薄膜质量时，这就决定了层形成温度的下限。至于层形成温度的上限，考虑器件特性的恶化，希望在400℃左右。
另外，利用多晶或非晶层或III-V族化合物半导体或其合金层与绝缘Si合金层之间的腐蚀选择性，可能以很高的可控性来实现一种在绝缘Si合金层上形成具有通孔的半导体层的结构。
带有在基区电极下形成绝缘层的结构(它是为实现第二目标而引进的)允许减小基区台面的面积而不增大基区电极电阻，因为即使当基区台面做小时，并不要求减小基区电极面积。此外，还有可能减小基区-收集区电容。
图1是本发明实例1的异质结双极型晶体管结构剖面图；图2(a)和2(b)是普通异质结双极型晶体管结构剖面图；图3是实例1的异质结双极型晶体管的制造过程图；图4是本发明实例2的异质结双极型晶体管制造过程图；图5是本发明实例3的异质结双极型晶体管制造过程图；图6是本发明实例4的异质结双极型晶体管制造过程图；图7是本发明实例5微分放大器电路图；图8是实例5微分放大器的电路布局图；图9是普通异质结绝缘栅场效应晶体管结构剖面图；图10是本发明实例6的异质结绝缘栅场效应晶体管制造过程图；图11是本发明实例7的静态随机存储单元的电路图；图12是本发明实例8的动态随机存储单元的电路图。
下面通过其制造例子对本发明进行详细讨论。例1下面参考图1和图3来描述本发明实例1中的AlGaAs/GaAs异质结双极型晶体管。在此例中，在绝缘夹层区域形成非晶态未掺杂的GaAs层15。
首先，在GaAs(100)衬底1上外延生长重掺杂n型GaAs的副收集极层2(浓度为5×1018/cm3的Si，厚500nm)、n型GaAs收集极层3(浓度为5×1016/cm3的硅，厚150nm)，重掺杂p型GaAs基极层4(浓度为4×1019/cm3的碳，厚50nm)、n型AlGaAs发射极层5(AlAs模尔比为0.3，浓度为1×1018/cm3的硅，厚50nm)、用于形成发射区欧姆接触的重掺杂n型GaAs覆盖层6(浓度为5×1018/cm3的硅，厚150nm)以及重掺杂n型InGaAs覆盖层7(浓度为5×1018/cm3的硅，厚50nm)。随后，淀积600nm的钨W，并通过相移掩膜光刻和含氟气体ECR干法腐蚀形成0.3μm宽的钨发射极电极8。接着，以发射极电极8为掩膜，采用ECR方法(气体比Cl2/CH4＝7/3 sccm，腐蚀压强36mPa，微波功率700W ,射频功率50W，衬底温度25℃)对InGaAs复盖层7、GaAs复盖层6以及发射极层5进行各向同性腐蚀，以便将基区4暴露出来。〔图3(a)〕然后，通过淀积SiO2和干法腐蚀形成SiO2侧墙9(侧墙长0.1μm)。接着，采用直接蒸发依次淀积Pt、Ti、Mo、Ti、P1和Au作为基极电极10的材料300nm，再淀积SiO2薄膜11，涂光刻胶12a并平面化。〔图3(b)〕此后，对光刻胶12a和SiO2薄膜11进行腐蚀以暴露出在发射极电极8上形成的基极电极10的材料薄膜。〔图3(c)〕接下来，通过离子刻蚀将被暴露的基极电极10的材料薄膜(包括淀积在SiO2侧墙9侧面上的部分区域)腐蚀掉。〔图3(d)〕然后，通过淀积SiO2和采用掩膜光刻胶的干法腐蚀形成SiO2薄膜图形13。再以SiO2薄膜图形13作掩膜，对基极电极10、基区4和收集区3进行离子刻蚀而暴露出辅助收集区2。〔图3(e)〕接着，通过淀积SiO2和干法腐蚀形成覆盖暴露的基极电极10的SiO2侧墙14。然后，在分子束外延系统内，在120℃的衬底加热温度下淀积50nm厚的未掺杂GaAs。该产生层15的晶体结构是非晶态。〔图3(f)〕接下来，对辅助收集区2进行干法腐蚀，以使器件间相互隔离。接着，通过lift-off法形成AuGe收集极电极16。
此后，相继淀积SiO2薄膜17、18和19以形成绝缘夹层区域，其中SiO2薄膜18用来减薄台阶高度且用涂敷法形成。SiO2薄膜17、19用来防止水气进入SiO2薄膜18。接着，制作用以形成发射极电极接触孔的光刻胶掩膜12b。〔图3(g)〕然后，采用HF和H2O混合腐蚀液对SiO2薄膜19进行各向同性腐蚀。接着，通过采用C2F2和CHE3气体的RIE法对SiO2薄膜19、涂敷的SiO2薄膜18和SiO2膜17进行选择性的各向同性干法腐蚀，达到未掺杂的GaAs层15。〔图3(h)〕下面，通过采用SiCl4气体的RIE法对未掺杂的GaAs层15进行选择性的各向同性干法腐蚀，达到SiO2薄膜14和发射极电极8，以暴露发射极电极8的上表面。图3(i)〕同样，形成接触孔后，也在基极电极10和收集极电极16上淀积引线金属20，然后，通过刻蚀形成引线而制作成异质结双极型晶体管。(图1)根据这个例子，可能以高的成品率生产发射极区宽为0.3μm的异质结双极型晶体管。因此，与发射区线宽为1μm的器件相比，可将发射极-基极寄生电容减小到约三分之一，而基极-收集极寄生电容可减小到约三分之二，以便而有可能制造出最高振荡频率为常规器件1.2倍的超高速异质结双极型晶体管。例2现在参照图4来描述本发明例2中的AlGaAs/GaAs异质结双极型晶体管。在这个例子中，在介质夹层区形成非晶态未掺杂层15。在基区层和基极电极之间形成重掺杂P型GaAs层23用来抑制电极接触电阻的增大，在收集区中的附加收集区内形成SiO2层22用来减小基极-收集极电容。
首先，在GaAs(100)衬底1外延生长重掺杂n型GaAs副收集极层2(浓度为5×1018/cm3的Si，厚500nm)、n型GaAs收集极层3(浓度为5×1016/cm3的硅，厚150nm)、重掺杂p型GaAs基极层4(浓度为4×1019/cm3的碳，厚50nm)、n型AlGaAs发射极层5(AlAs模尔比为0.3，浓度为1×1018/cm3的硅，厚50nm)、用于形成发射区欧姆接触的n型GaAs复盖层6(浓度为5×1018/cm3的硅，厚150nm)以及重掺杂n型InGaAs层7(浓度为5×1018/cm3的硅，厚50nm)。随后，淀积600nm的钨，并通过相移掩膜光刻和含氟气体ECR干法腐蚀形成宽0.3μm的钨发射极电极8。接着，以发射极电极8为掩膜，采用ECR法(气体比Cl2，/CH4＝7/3sccm，腐蚀压强36mPa，微波功率700W，射频功率50W，衬底温度25℃)对InGaAs复盖层7、GaAs复盖层6以及发射极层5进行各向同性腐蚀，以暴露出基区4来。〔图4(a)〕然后，通过淀积SiN和干法腐蚀形成SiN侧墙21(侧墙长0.5μm)。接着，以发射极电极8和SiN侧墙21作掩膜对基极区4和收集区3各向同性地进行ECR干法腐蚀而暴露出辅助收集区2。此后，淀积形成SiO2薄膜22，接着涂敷光刻胶12c并平面化。〔图4(b)〕此后，对光刻胶12c和SiO2薄膜22进行腐蚀，直到SiO2薄膜22厚度为300nm。此时基极层4并未暴露。〔图4(c)〕然后，借助等离子腐蚀系统并采用含氟气体腐蚀SiN侧墙21而暴露基极层4。此后，通过淀积SiO2和干法腐蚀在发射区5、6、7、8和SiO2薄膜22的侧面形成SiO2侧墙9。SiO2侧墙9长为0.1μm，充分暴露基区层4。〔图4(d)〕然后，将基片引入到金属-有机化学汽相淀积系统内，使之选择性地生长重掺杂P-GaAs层23(C浓度为4×1020/cm3，厚度150nm)。接着，通过直接蒸发依次将Pt、Ti、Mo、Ti、Pt和Au作为基极电极10的材料淀积300nm，继而淀积SiO2薄膜11，涂敷光刻胶12a并平面化。
此后，对光刻胶12a和SiO2薄膜11进行腐蚀，以暴露出在发射极电极8上形成的、用作基极电极10的材料薄膜。〔图4(e)〕接着，通过离子刻蚀将暴露的基极电极10的材料薄膜(包括淀积在SiO2侧墙9的侧面的部分)腐蚀掉。〔图4(f)〕然后，通过淀积SiO2和以光刻胶作掩膜干法腐蚀形成SiO2薄膜图形13。再以SiO2薄膜图形13作掩膜，对基极电极10进行离子刻蚀。〔图4(g)〕此后，通过淀积SiO2和干法腐蚀形成覆盖暴露基极电极10的SiO2侧墙14。然后，将基片引入到分子束外延系统内，在基片不加热的室温下淀积50nm厚的未掺杂GaAs。生成层15的晶体结构是非晶态。〔图4(h)〕接下来，对辅助收集区2进行干法腐蚀以实现器件之间的隔离，继而用lift-off方法形成AuGe收集极电极16。接着淀积SiO2薄膜以形成绝缘夹层区域。该SiO2用来减薄台阶高度，且由涂敷法形成。该SiO2薄膜17和19是起防止水气进入SiO2薄膜的作用。然后，制作用来形成发射极电极接触孔的光刻胶掩膜12b。〔图4(i)〕然后，采用HF和H2O混合腐蚀液对SiO2薄膜19进行各向同性腐蚀。接着，通过采用C2F2和CHE3气体的RIE法对SiO2薄膜19、涂敷SiO2的薄膜18和SiO2薄膜17进行选择性各向同性干法腐蚀，达到未掺杂的GaAs层15。〔图4(j)〕通过采用SiCl4气体的RCR法对未掺杂的GaAs层15进行选择性各向同性干法腐蚀，达到SiO2薄膜14和发射极电极8。〔图4(k)〕同样，形成接触孔后，在基极电极10和收集极电极16上淀积引线金属20并刻蚀成引线而制作成异质结双极型晶体管。〔图4(1)〕根据这个例子，在基区引线端形成C浓度为4×1020/cm3的GaAs层23以抑制基极电极接触电阻的增加，在附加收集区内形成比感应电容低的SiO2薄膜22以减小基极-收集结面积。因此，有可能制造出超高速异质结双极型晶体管，与例1的结构相比，基极-收集极寄生电容减小到约三分之一，最高振荡频率比提高到约1.7倍。而且，在绝缘夹层区内形成的非晶态未掺杂GaAs层15使得这种异质结双极型晶体管能以高的成品率生产，而不会出现发射极-基极短路以及金属引线击穿的问题。例3现在参照图4(a)、4(e)到4(k)以及图5来描述本发明例3中的A1GaAs/GaAs异质结双极型晶体管。在这个例子中，在附加收集区内形成比感应电容较例2中采用的SiO2薄膜22更低的聚酰亚胺树脂薄膜25。
这个例子的制造方法与例2的方法基本相同(图4)，其差别是图4(b)到4(d)由图5(a)到5(c)所代替。
首先，在图4(a)所示结构的整个表面上淀积SiO2，并用干法腐蚀形成SiO2侧墙24(侧墙长0.5μm)。接着，用SiO2侧墙24和发射极电极8作掩膜，采用ECR方法对基区层4和收集极层3进行各向异性干法腐蚀以暴露出辅助收集区2。然后，将聚酰亚胺树脂涂敷到整个表面直至表面变平，得到聚酰亚胺树脂薄膜25。〔图5(a)〕接着，将聚酰亚胺树脂薄膜25腐蚀到300nm厚。此时基极层4未暴露。〔图5(b)〕然后，用HF和H2O混合腐蚀液将SiO2侧墙24腐蚀掉以暴露出基极层4。此后，通过淀积SiO2和干法腐蚀在发射区5、6、7、8、和聚酰亚胺树脂薄膜25的侧面形成SiO2侧墙9。SiO2侧墙9为0.1μm长，且基区4充分暴露。 〔图5(c)〕然后，按如图4(e)-4(k)中的同样步骤制造出异质结双极型晶体管，其完成的状况如图5(d)所示。
根据这个例子，既然在附加收集区内形成比感应电容较SiO2薄膜22更低的聚酰亚胺树脂薄膜25，有可能制造出超高速异质结双极型晶体管，与例2的结构比较，基极-收集极寄生电容减小到约九分之七，最高振荡频率提高到约1.1倍。而且，在绝缘夹层区内形成的非晶态未掺杂GaAs层15使得这种异质结双极型晶体管能以高的成品率生产，而不会出现发射极-基极短路以及金属引线击穿的问题。例4现在参照图4(a)、4(e)到4(k)、5(a)到5(c)和6(a)、6(b)来描述本发明例4中的AlGaAs/GaAs异质结双极型晶体管。
这个例子的特征是在与例3有关的图5(a)所示的聚酰亚胺树脂薄膜25的涂敷步骤之前，引入从基极电极10形成区域去除附加收集层2的步骤。更具体地说，这个实施例的特征在于按例3的相同方法，在图4(a)的结构上形成SiO2侧墙24(SiO2侧墙长0.5μm)、基极层4和收集极层3，继而部分地形成抗蚀掩膜12d并去除附加收集极层2，让衬底1露出。
通过图5(a)到5(c)同样的步骤和图4(e)到4(k)后续同样的步骤完成如图6(b)所示的AlGaAs/GaAs异质结双极型晶体管。
然而，在这个例子中，图4(i)的器件间相互隔离步骤是不必要的，因为附加收集极层2的去除也起了内部器件隔离步骤的作用。
根据这个例子，由于比感应电容较SiO2薄膜22更低的聚酰亚胺树脂薄膜25不仅在附加收集区内形成，而且也在辅助收集区内形成，有可能制造出超高速异质结双极型晶体管，与例3的结构比较，其基极-收集极寄生电容减少到约七分之五，最高振荡频率提高到约1.2倍。而且，在绝缘夹层区内形成的非晶态未掺杂GaAs层15使得这种异质结双极型晶体管能以高的成品率生产，而不会出现发射极-基极短路及金属引线击穿问题。
虽然在例1-例4中非晶态未掺杂GaAs层15在绝缘夹层区域形成，同样层并不总是要求是非晶态，而可以是多晶或非晶和多晶物质的混合物。而且，所讨论的层可以是其他材料的多晶或非晶化合物半导体，如AlGaAs。
尽管在例1到例4中所涉及的是关于AlGaAs/GaAs系统的异质结双极型晶体管的制造方法，但也可以采用其他III-V族化合物半导体，例如GaAs/InGaAs和InP/InGaAs。在这种情况下，基区结构可以利用二维电子气。作为基区杂质，C可以用Be代替。发射区的AlAs的模尔比可以在0到1的范围内任意选择。虽然发射区和收集区是做成n型，而基区做成p型，但也可将发射区和收集区做成p型，而基区做成n型。虽然收集区在衬底侧形成，发射区在衬底上方形成，但也可在衬底侧形成发射区，而在衬底上方形成收集区。虽然在附加收集区内用的是SiO2薄膜和聚酰亚胺树脂薄膜，但也可采用其他绝缘薄膜，例如Si3N4薄膜。而且，虽然采用GaAs(100)面作衬底，当然也可采用任何其他材料和晶向。例5下面将参照图7到8来描述使用例1到例4中所述任何AlGaAs/GaAs异质结双极型晶体管的微分放大电路。图7是电路图，而图8是电路版图。
在这些图中，Q1到Q7表示异质结双极型晶体管，E、B和C分别表示发射极、基极和收集极，R1到R5表示电阻，Vi表示输入电压，V01和V02表示输出电压，VCC表示电源电压，VEE表示地电位，VR表示参考电压，Vccb表示恒定电压。
依据这个例子，可能以很高度集成度实现能执行超高速运作的微分放大电路。而且，有可能采用这样的微分放大器电路作为基本单元来实现电子电路系统。
虽然本例的微分放大器电路使用AlGaAs/GaAs系统的异质结双极型晶体管，但也可以使用其他III-V族化合物半导体的异质结双极型晶体管，例如InAlAs/InGaAs和InP/lnGaAs系统。例6下面，将参照图10来描述本发明实施例6中的异质-绝缘栅场效应晶体管。
首先，在GaAs(100)衬底26上采用外延生长依次形成p型GaAs层27(Be浓度为3×1016/cm3，厚300nm)、重掺杂n型GaAs沟道层28(Si浓度为4×1019/cm3，厚20nm)、未掺杂型AlGaAs层28(AlAs模尔比为0.3，厚50nm)以及未掺杂型GaAs层28(厚5nm)。随后，通过光刻和腐蚀露出衬底26，以使器件互相隔离。接着，形成厚度为700nm的WSi栅电极29。〔图10(a)〕下面，在整个表面上淀积SiO2，并通过光刻和干法腐蚀，允许部分保留所得到的SiO2薄膜，包括侧墙30(侧墙长0.3μm)。以这些SiO2区作为掩膜，将外延晶体表面腐蚀90nm以露出沟道层28的侧面。随后，采用选择性金属-有机物化学汽相淀积方法在这腐蚀区域选择性形成重掺杂的n型GaAs层31(Si浓度为4×1018/cm3，厚250nm)，用来形成低阻的源和漏区。该重掺杂的n型GaAs层31与沟道层28的侧面相连。然后，在这些区域形成AuGe源电极32S和AuGe漏电极32D。〔图10(b)〕接着，在整个表面上淀积SiO2，并通过干法腐蚀为栅电极29形成SiO2侧墙33。〔图10(c)〕然后，在分子束外延系统内，在衬底加热温度350℃下淀积50nm厚的未掺杂的GaAs，得到多晶层34。〔图10(d)〕接着，在整个表面上淀积SiO2薄膜35，用光刻法形成用来制作接触孔的防腐蚀掩膜36。〔图10(e)〕然后，采用C2F6和CHE3气体的RIE法，对SiO2薄膜35进行选择性各向异性的干法腐蚀，得到多晶未掺杂GaAs层34。〔图10(f)〕接着，采用SiCl4气体的ECR法对多晶未掺杂GaAs层34进行选择性各向异性的干法腐蚀，得到栅电极29和SiO2侧墙30、33，使栅电极29露出。同时，按同样的方法形成源和漏电极的接触孔。〔图10(g)〕然后，淀积低阻金属的引线金属层37并进行离子腐蚀形成引线来得到异质-绝缘栅场效应晶体管。〔图10(h)〕根据这个例子，可能以高成品率生产异质-绝缘栅场效应晶体管，即使在栅电极为0.3μm而栅电极和源漏区的间距为0.3μm的小尺寸器件结构情况下，不会产生栅-源和栅-漏短路的问题，在本例中，虽然在绝缘夹层区域采用多晶未掺杂GaAs层34，但这一层并不要求总是用多晶体。它可以是非晶态或非晶和多晶物质的混合物。而且，所讨论的层可以是其他材料的多晶体或非晶化合物半导体，如AlGaAs。虽然本例中涉及的是异质-绝缘栅场效应晶体管，本发明也适用于其他场效应晶体管，如HEMT(高电子迁移率场效应晶体管)，MESFET(金属肖特基场效应晶体管)，以及MIS(金属-绝缘层-半导体)结构场效应晶体管。而且，作为衬底材料，可以采用各种其他材料，包括化合物半导体和单元素半导体，如Si半导体。例7下面将参照表示存储单元电路图的图11来描述采用例6异质-绝缘栅场效应晶体管的静态随机存储单元。
T1到T6表示异质-绝缘栅场效应晶体管，Vcc表示电源电位，Vss表示地电位，W表示字线，而B1和B2表示位线。B1的电压和B2的电压极性相反。
根据这个实例，有可能以高集成度来制造一种高可靠的存储单元电路，也可能采用这种存储单元电路作基本单元来制造电路系统。例8下面将参照表示存储单元电路图的图12来描述采用例6异质-绝缘栅场效应晶体管的动态随机存储单元。
T1表示异质-绝缘栅场效应晶体管，C1表示存储电容，Vss表示地电位，W表示字线，而B表示位线。
根据这个实例，有可能以高集成度来制造一种高可靠的存储单元电路，也可能采用这种存储单元电路作基本单元来制造电路系统。
虽然在例7和例8中每个只是描述了使用异质-绝缘栅场效应晶体管的存储单元电路，当然也可以使用任何其他类型的场效应晶体管。
本发明也适用于其他半导体器件，例如光发射器件和光接收器件而不是上述例子所描述的器件，另外还适用于利用这种半导体器件的集成电路和电子线路。
权利要求
1.一种半导体器件包括一单晶半导体层；在所述单晶半导体层上形成的第一导电层；在所述第一导电层每一边形成的第一绝缘Si合金层；在第一绝缘Si合金层上形成的多晶态、或非晶态未掺杂的III-V族化合物半导体的第一半导体层或其合金，且具有至少使所述第一导电层和所述第一绝缘Si合金层部分露出的通孔；以及在所述通孔内与所述第一导电层接触而形成的第二导电层。
2.根据权利要求1的半导体器件，其中所述III-V族化合物半导体是GaAs。
3.根据权利要求1的半导体器件，其中所述单晶半导体层包括双极型晶体管的收集区、基区、发射区，所述第一导电层是收集极电极或发射极电极。所述半导体器件还包括在所述第一半导体层上形成的第二绝缘Si合金层，所述第二绝缘Si合金层有一个通孔，该通孔的边界形状与所述第一半导体层上形成的通孔形状基本相同。
4.根据权利要求3的半导体器件，其中所述III-V族化合物半导体是GaAs。
5.根据权利要求3的半导体器件，其中所述第一导电层是发射极电极，所述单晶半导体层还包括在所述收集区上与所述基区相对的一侧形成的辅助收集区，该收集区和基区小于辅助收集区，所述发射区小于收集区和基区。所述半导体器件还包括在所述辅助收集区、收集区和基区上形成且在所述基区上有一个通孔的绝缘层、与所述基区相同导电型的基区引出线半导体层(所述基区引出线半导体层与所述绝缘层的通孔中的基区相接触)，以及与所述基区引出线半导体层相接触并延伸到所述绝缘层而形成的基区电极。
6.根据权利要求5的半导体器件，其中所述III-V族化合物半导体是GaAs。
7.根据权利要求5的半导体器件，其中所述双极型晶体管是一种由化合物半导体构成的异质结双极型晶体管，且其发射极-基极结是一个异质结，而所述基区引出线半导体层由化合物半导体构成。
8.根据权利要求7的半导体器件，其中所述III-V族化合物半导体是GaAs。
9.根据权利要求1的半导体器件，其中所述单晶半导体层包括一个场效应晶体管的沟道区，所述第一导电层是一个栅电极。所述半导体器件还包括在第一半导体层上形成的第二绝缘Si合金层，所述第二绝缘Si合金层有一个通孔，其内周边形状与在所述第一半导体层上形成的通孔形状相同。
10.根据权利要求9的半导体器件，其中所述III-V族化合物半导体是GaAs。
11.根据权利要求9的半导体器件，其中所述场效应晶体管有化合物半导体构成。
12.根据权利要求11的半导体器件，其中所述III-V族化合物半导体是GaAs。
13.一种具有双极型晶体管结构的半导体器件，其中辅助收集区、收集区、基区和发射区依次层叠，所述收集区和所述基区小于所述辅助收集区，所述发射区小于所述收集区和所述基区。所述半导体器件还包括在辅助收集区、收集区和基区上形成且在所述基区上有一个通孔的绝缘层、与所述基区相同导电型的基区引出线半导体层(所述基区引出线半导体层与所述绝缘层的通孔中的基区相接触)以及与所述基区引出线半导体层相接触并延伸到所述绝缘层而形成的基区电极。
14.一种包含绝缘Si合金层和多晶或非晶未掺杂III-V族化合物半导体或其合金、带有在所述半导体层中形成的通孔的半导体器件。
15.根据权利要求14的半导体器件，其中所述III-V族化合物半导体是GaAs。
16.一种用来制造半导体器件的方法，包括下属步骤在单晶半导体层上形成第一导电层；在所述第一导电层的每一侧面形成第一绝缘Si合金层，使第一导电层的上表面露出；在所述第一绝缘Si合金层和所述第一导电层上形成多晶或非晶未掺杂III-V族化合物半导体或其合金的第一半导体层；在所述第一半导体层上形成第二绝缘Si合金层；采用反应气体按照相对第一半导体层的选择性干腐蚀法在所述第二绝缘Si合金层中形成第一通孔，使之达到第一半导体层；采用反应气体并用具有所述第一通孔的所述第二绝缘Si合金层作刻蚀掩膜，按照相对第一导电层和第一绝缘Si合金层的选择性干腐蚀法，在所述第一半导体层中形成第二通孔，使之至少部分达到所述第一导电层和在第一导电层周围的所述第一绝缘Si合金层；形成第二导电层，使之与由第一和第二通孔构成的的通孔中所述第一导电层相接触。
17.根据权利要求16的方法，其中GaAs用作所述III-V族化合物半导体。
18.根据权利要求16的方法，其中所述第一半导体层是在不超过400℃的温度下将衬底加热，按照从分子束外延法、金属-有机化学蒸汽沉积法、金属-有机化学分子束外延法以及溅射法选择的薄膜形成方法形成的。
19.根据权利要求17的方法，其中GaAs用作所述III-V族化合物半导体。
20.根据权利要求16的方法，其中所述单晶半导体层包括含In的化合物半导体的半导体层，还包括在压强不超过40mPa的Cl2和CH4混合气氛中按照微波刻蚀法对所述半导体层进行腐蚀的步骤。
21.一种用来制造半导体器件的方法，包括以下步骤在绝缘Si合金层上形成多晶或非晶未掺杂III-V族化合物半导体或其合金的半导体层；以及采用反应气体按照相对所述绝缘Si合金层的选择性干腐蚀法在所述半导体层中形成通孔。
22.根据权利要求21的方法，其中GaAs用作所述III-V族化合物半导体。
全文摘要
本发明涉及一种接触结构,不仅适合异质结双极型晶体管或异质绝缘栅场效应晶体管,也适用于普通半导体器件。在多晶或非晶未掺杂Ⅲ－Ⅴ族化合物半导体或其合金的半导体层中形成一个接触通孔,其尺寸允许至少部分露出第一导电层和在第一导电层周围的绝缘Si合金层,在通孔中形成第二导电层,使之与第一导电层相接触。既然可将半导体层相对于绝缘Si合金层进行选择性干法腐蚀,则在半导体层中形成上述通孔时绝缘Si合金层不会被腐蚀,因而可避免第二导电层与位于绝缘Si合金层之下的单晶半导体层的电短路。
文档编号H01L29/66GK1181844SQ95197819
公开日1998年5月13日 申请日期1995年3月17日 优先权日1995年3月17日
发明者平田宏治, 田上知纪, 增田宏, 内山博幸, 望月和浩 申请人:株式会社日立制作所, 日立超爱尔·爱斯·爱工程股份有限公司