专利名称：高性能低温烧结多层片式电感器制作工艺的制作方法
技术领域：
本发明涉及一种片式陶瓷电感器的制作工艺。
电子设备日益小型化、轻量化、高性能化的要求，推动了表面组装技术的出现和发展，而表面组装所必需的片式电子元器件也迅速发展起来。作为三大无源元件的片状电阻器和片式电容器，已有较大发展，而在各类通讯设备、办公自动化设备、家用电器中起谐振、耦合、滤波功能的片式电感器，因结构复杂，材料及成型工艺难度较大，则出现相对较晚，发展相对较慢。
片式电感器根据其制作方法，主要分为两大类多层片式电感器及绕线片式电感器，其中多层片式电感器由于铁氧体与内线圈的独石结构特点，具有磁屏蔽结构、漏磁小、体积小、重量轻、可靠性高等等优点，比绕线型片式电感器更适合表面安装技术的高密度组装要求。
多层片式电感器制作的主要工艺难点在于其成型方法，目前典型的成型方法有三种以日本TDK为代表的流延穿孔法(干法)，这种工艺是将低温烧结铁氧体材料加粘合剂制成浆料，再用陶瓷流延工艺制成瓷膜，在设定的位置用机械方法打通孔，再在铁氧体膜片上用银导体浆料印刷内线圈，同时在通孔处填充满银浆，再将印刷好的膜片精确对位，通过叠压形成一坯块，再精密切割成单个片式电感生坯，经排胶、烧结形成独石结构。其缺点是对设备精度要求高，成本大，且产品易分层。
以Murata为代表的交迭印刷法(湿法)，这种工艺是在预先制作的铁氧体基板上印刷1/2(或3/4)周的导体银浆，再用铁氧体浆料印刷覆盖其一半，在露出的导体上再印刷内线圈，然后印刷铁氧体瓷浆。如此不断循环，直至印毕所需内线圈数，再制作上基板。
以美国AEM为代表的印刷穿孔法(湿法)，这种工艺在用湿法制得的下基板上先印刷下引出端，再在其上流覆一层铁氧体瓷浆，用化学方法将引出端显露出来，再在其上重复内线圈—→流覆铁氧体瓷浆—→显露连接点的过程，直到所需内线圈制作完毕。再印上引出电极制作上基板，则成型完毕。
上述湿法工艺的共同特点是效率低、成型环境恶劣、工艺难控制，且成品率较低。
本发明的目的是针对上述不足，提出一种高性能低温烧结多层片式电感器的制作工艺，它结合于、湿法成型工艺的优点，具有效率高、工艺简单、易控制、批量大、一致性好、合格率高等特点。
本发明的生产工艺过程包括烘料、配料、制浆、流延、干湿法印刷成型、干燥、层压、切割、排胶、烧成、倒角、封端、烧银、电镀、测试分选及包装。
其流程图见附
图1。
(1)浆料配制本发明中的铁氧体材料采用NiCuZn铁氧体。
先将铁氧体磁粉放在专用烘箱内于150±10℃下烘12小时；将烘好的铁氧体磁粉、树脂和有机溶剂按5∶1∶4比例配制，并将它们均匀混合。通过试验调整浆料中铁氧体瓷粉、树脂、表面活性剂、增塑剂和有机溶剂的比例，加长混浆的时间，以达到浆料的粘度、固含量、固体颗粒度和挥发等技术参数。配方选定后，用球磨罐，选择适当的球磨时间控制球磨介质的磨损、使浆料均匀混合、颗粒均匀分散，磨球按料∶磨介＝1∶3的比例进行球磨，粘度在28～30S内。为了达到干湿法相结合的效果，因此，干法与湿法的浆料配方完全一样。
(2)流延采用多层片式电感器成型工艺中的干法流延制膜工艺，将浆料取一部分在干式流延机上流延成膜片，再将膜片截取一定数量叠压成具有一定厚度的上、下保护层。
(3)成型印刷将保护层粘贴于一载板上，在其上印刷底引出端；在底保护层上引出电极和线圈，接着在其上用湿法(幕帘或印刷法)覆上一层瓷膜，并在瓷膜上预留通孔，再印刷通孔浆料，然后印上一层线圈，依次循环、印完所需圈数的内电极后可再印上引出端电极，最后，在坯块上叠压一块上保护层。见附图2，1是上保护层，2是引出电极，3是介质膜片，4是内线圈，5是介质膜片，6是引出电极。
由于成型过程中上、下保护层的浆料与中间介质浆料配方一致，因此，干湿法相结合的成型工艺制成的坯块，可以形成致密结构，在排胶与烧结过程中不会产生排斥、分层及开裂现象。
本发明的电感器外形结构，如附图3所示，7是瓷体，8是端电极。内结构如附图4所示，9是银端头，10是Ni电镀层，11是Sn·Pb电镀层，12是线圈银层，13是介质。
(4)排胶设置一条合适的排胶升温曲线，及严格控制排胶箱的进风和抽风速率，将上述生坯中成型时所加的粘合剂及少量残余溶剂缓慢排除。
(5)烧成经排胶后的坯体，在隧道电炉中于890℃±20℃下烧成。
通过烧结使坯体致密，晶粒均匀成长，最终使芯片形成具有一定电感量、Q值的完美的独石结构，在烧成过程中，严格控制烧成炉温的波动和保持烧成气氛的均匀一致，使产品每一批及批与批之间的电磁性能差异尽量减少。
(6)电镀采用三层电镀工艺，目的在于使芯片适于表面安装，提高芯片的可焊性和耐焊性，一般要求镍层厚度在1.5～3μm之间，而锡层厚度在3～5μm。
最后，根据技术条件，选择自动分选测试，测试完后，对合格产品封装。
本发明采用上述生产工艺过程研制的样品与其它公司样品性能对比，见表一所示，其技术指标芯片尺寸、电感量、阻抗、Q值、自谐振频率、直流电阻、额定电流符合参数要求。
本发明具有以下特点(1)通过幕帘或印刷铁氧体浆料的方法在所形成的瓷膜上能实现预留通孔。
(2)干法流延膜和用湿法<幕帘或印刷法>覆盖上的瓷膜能一起良好烧结，而不会因收缩不同而造成开裂或变形。
表一
权利要求
1，一种高性能低温烧结多层片式电感器制作工艺，其特征在于其工艺流程包括制浆→流延→干湿法印刷成型→干燥→层压→切割→排胶→烧成→倒角→封端→烧银→电镀→测试→分选→包装。
2，根据权利要求1所述的高性能低温烧结多层片式电感器制作工艺，其特征在于所述的干湿性成型工艺是a/采用干法流延制成瓷膜；b/将瓷膜叠制成上下保护层；c/在底保护层上印刷引出电极和线圈；d/在其上用湿法履上一层瓷膜，并在瓷膜上预留通孔；e/再印刷通孔浆料；印上一层线圈，依次循环；f/印完所需圈数内电极再印上引出端电极，最后覆盖上保护层。
全文摘要
一种高性能低温烧结多层片式电感器制作工艺,其工艺过程包括烘料、配料、制浆、流延、干湿法印刷成型、干燥、层压、切割、排胶、烧成、倒角、封端、烧银、电镀、测试、分选及包装。本发明通过幕帘或印刷铁氧体浆料的方法在所形成的瓷膜上能实现预留通孔,且其采用干法流延膜和用湿法(幕帘或印刷法)覆盖上的瓷膜能一起良好烧结,而不会因收缩不同而造成开裂或变形。
文档编号H01F41/00GK1244718SQ9811331
公开日2000年2月16日 申请日期1998年8月10日 优先权日1998年8月10日
发明者祝忠勇, 刘会冲, 陈锦清, 熊茂仁, 凌志远, 段兆祥 申请人:广东肇庆风华电子工程开发有限公司, 华南理工大学材料科学与工程学院