专利名称：半导体装置的制造方法和半导体装置的制作方法
技术领域：
本发明涉及半导体装置的制造方法，特别是涉及利用高能离子注入法在半导体衬底中形成阱的半导体装置的制造方法。
例如在(1)特开平6-252354、(2)特开平5-74729号等公报中公开了，在形成了分离元件区间的分离氧化膜后利用高能离子注入法形成阱的半导体装置的制造方法。即，(1)在形成分离氧化膜后，省略通常称为衬垫(pad)膜的热氧化膜的形成，形成分离氧化膜的形成中使用的氮化硅膜和在分离氧化膜上具有开口的抗蚀剂掩模，利用离子注入方法从该开口开始形成阱。此外，(2)形成掺杂的多晶硅的覆盖膜来代替衬垫氧化膜，从抗蚀剂掩模的开口注入离子后，进行1200℃、6小时的热处理，形成阱。
在此，衬垫膜起到防止在离子注入时和其后的热处理的工艺中不需要的杂质从抗蚀剂掩模或外部向衬底侵入的作用。但是，由于高能离子通过衬垫氧化膜时将氧化膜中的氧打出(knockon)的现象，存在混入到衬底表面的过剩氧原子及衬底内部的单晶区的结晶缺陷等使在阱上形成的元件的电特性变坏的问题。
在上述的现有技术(1)中，为了形成均匀的阱，必须分阶段地几次改变注入能量，此外，由于所使用的氮化硅膜是100nm的厚膜，故在氮化硅膜与分离氧化膜的边界处产生大的不连续部，故不适合形成超小型LSI的阱。此外，完全没有记载关于打出的氧的情况。在上述的现有技术(2)中，虽然是打算用上述覆盖膜来解决衬垫氧化膜的问题的技术，但存在必须在高温下进行长时间的热处理的缺点。
最近的LSI芯片在趋于超小型化的同时，其结构变得更为复杂，因此，强烈地要求在整个制造工艺中减轻热的负载，同时提高对于长期寿命保证的可靠性。
本发明是为了解决上述那样的问题而进行的，其第1个目的在于提供一种能大幅度地降低在阱上形成的元件的栅氧化膜中含有的氧原子或结晶缺陷的量的半导体装置的制造方法。
本发明的第2个目的在于提供一种能用温度较低的热处理使在阱上形成的元件的栅氧化膜的寿命可靠性得到恢复或提高的半导体装置的制造方法。
本发明的第3个目的在于提供一种使栅氧化膜的寿命的可靠性得到恢复或提高所必要的晶体管结构参数、离子注入条件和热处理条件的最佳组合的条件。
本发明的半导体装置的制造方法的特征在于，包括用分离氧化膜分离半导体衬底的表面并形成元件区的元件区形成工序；在上述元件区的表面上形成衬垫膜的衬垫膜形成工序；第1阱形成工序，在上述衬垫膜上和上述分离氧化膜上的第1预定区域中形成具有开口的抗蚀剂掩模，除去上述开口内的上述衬垫膜，在从上述开口注入第1导电型的离子并在上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模；以及用热氧化法在上述阱的表面上形成栅绝缘膜形成用的绝缘膜的绝缘膜形成工序。
此外，本发明的半导体装置的制造方法的特征在于在上述衬垫膜形成工序和上述绝缘膜形成工序之间包括第2阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，除去上述开口内的上述衬垫膜，在从上述开口注入第2导电型的离子并在上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
此外，本发明的半导体装置的制造方法的特征在于在上述衬垫膜形成工序和上述绝缘膜形成工序之间包括第3阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第2导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
此外，本发明的半导体装置的制造方法的特征在于在上述第1、第2或第3阱形成工序和上述绝缘膜形成工序之间包括牺牲氧化膜工序，即，在除去了上述衬垫膜的上述阱的表面上用热氧化法形成了牺牲氧化膜后将其除去。
本发明的半导体装置的制造方法的特征在于，包括用分离氧化膜分离半导体衬底的表面并形成元件区的元件区形成工序；在上述元件区的表面上形成衬垫膜的衬垫膜形成工序；第4阱形成工序，在上述衬垫膜上和上述分离氧化膜上的第1预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第1导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模；退火工序，将没有除去上述衬垫膜的阱的表面在氮气气氛炉中或急热急冷炉中进行了退火后，除去上述衬垫膜；以及用热氧化法在上述阱的表面上形成栅绝缘膜形成用的绝缘膜的绝缘膜形成工序。
此外，本发明的半导体装置的制造方法的特征在于在上述衬垫膜形成工序和上述退火工序之间包括第5阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第2导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
此外，本发明的半导体装置的制造方法的特征在于在上述衬垫膜形成工序中，对半导体硅衬底进行热氧化，形成膜厚为3～30nm的氧化硅膜。
此外，本发明的半导体装置的制造方法的特征在于在上述牺牲氧化膜工序中，对半导体硅衬底进行热氧化，形成膜厚为1～30nm的氧化硅膜，之后将其除去。
此外，本发明的半导体装置的制造方法的特征在于在上述绝缘膜形成工序中，对半导体硅衬底进行热氧化，形成膜厚为4～25nm的氧化硅膜。
此外，本发明的半导体装置的制造方法的特征在于在上述衬垫膜形成工序中，在1000℃～1100℃下对半导体硅衬底进行热氧化，形成氧化硅膜，在上述牺牲氧化膜工序中，在比该衬垫膜形成工序的温度低的温度下对上述半导体硅衬底进行热氧化，形成氧化硅膜，在上述绝缘膜形成工序中，在比该牺牲氧化膜工序的温度低的温度下对上述半导体硅衬底进行热氧化，形成氧化硅膜。
此外，本发明的半导体装置的制造方法的特征在于
在上述衬垫膜形成工序中，用CVD法形成膜厚为3～30nm的氮化硅膜。
此外，本发明的半导体装置的制造方法的特征在于在上述第1～第4阱形成工序中，关于从磷、砷或硼中选择的离子，分别单独地使用1价、2价、3价离子的任一种，或混合地使用离子价不同的离子。
此外，本发明的半导体装置的制造方法的特征在于在上述退火工序中，在氮气气氛炉中进行700℃～1000℃下的30～60分的加热处理，或是在急热急冷炉中在升温速度为5℃/秒以上的条件下进行700℃～1000℃下的30～60秒的加热处理。
上述衬垫膜形成工序的特征在于利用从下述材料中选择的材料以单层或层叠地来形成，这些材料是氧化硅(SiO2膜)、与该氧化硅(SiO2)相比在化学计量方面氧量较少的氧化硅(SiXOY)、氮化氧化硅(SiXOYNZ)、氮化硅(Si3N4)、与该氮化硅(Si3N4)相比在化学计量方面氮量较少的氮化硅(SiXNY膜)、硅化物(CoSi2、TiSi2、WSi2)和氮化钛(TiN)。
此外，本发明的半导体装置的特征在于利用上述的任一项中所述的半导体装置的制造方法进行制造。
图1是示出用本发明的实施例1的离子注入法形成阱的半导体装置的制造方法的工序顺序的剖面图。
图2是示出用本发明的实施例1的离子注入法形成阱的半导体装置的制造方法的工序顺序的剖面图。
图3是示出本发明的实施例1的磷离子注入前的衬垫膜除去效果和磷离子注入后的牺牲氧化膜效果的栅氧化膜的寿命评价图。
图4是示出本发明的实施例1的硼离子注入效果的栅氧化膜的寿命评价图。
图5是示出用本发明的实施例2的离子注入法形成阱的半导体装置的制造方法的工序顺序的剖面图。
图6是示出用本发明的实施例2的离子注入法形成阱的半导体装置的制造方法的工序顺序的剖面图。
图7是示出本发明的实施例2的磷离子注入后的退火效果的栅氧化膜的寿命评价图。
图8是示出本发明的实施例2的磷离子的注入能量和多价离子注入的影响的栅氧化膜的寿命评价图。
图9是影响本发明的实施例1～2的的栅氧化膜的寿命可靠性的晶体管结构参数、离子注入条件和热处理条件的关系图。
以下参照
本发明的实施例。再有，图中相同的符号分别表示相同或相当的部分。
实施例1图1～图4是用于说明用本发明的实施例1的离子注入法形成阱的半导体装置的制造方法的图，图1和图2是示出半导体装置的制造方法的工序顺序的剖面图，图3是示出磷离子注入前的衬垫膜除去效果和磷离子注入后的牺牲氧化膜效果的栅氧化膜的寿命评价图，图4是示出硼离子注入效果的栅氧化膜的寿命评价图。
首先参照图1～图2说明从分离氧化膜形成后到栅用的氧化膜的形成为止的工序顺序。
图1(A)示出除去了在P型的硅衬底1中用热氧化法形成了分离氧化膜2时作为掩模使用的未图示的氮化硅膜的状态(元件区形成工序)。在除去了氮化硅膜的硅衬底1的元件区的表面上，在热氧化温度1050℃、膜厚15nm的条件下形成由氧化硅SiO2构成的衬垫氧化膜3a(衬垫膜形成工序)。利用该高温热氧化将硅衬底1的表面缺陷取入到衬垫氧化膜3a中，在已清洁的衬底1的元件区上的衬垫氧化膜3a和分离氧化膜2上如图1(B)中所示，形成抗蚀剂掩模4a。
其次，在图1(C)中，在包含衬垫氧化膜3a和分离氧化膜2的预定的P型元件形成区上对抗蚀剂掩模4a进行图形刻蚀，使其具有开口4b。用氢氟酸处理法除去通过图形刻蚀在掩模开口4b中露出的衬垫氧化膜3a，从而露出衬底1的元件区表面。在除去衬垫氧化膜3a而得到的衬底1的清洁表面上以例如能量为1.2MeV、剂量为1×1013ions(离子数)/cm2注入1价的磷离子5作为N型杂质。通过该高能离子注入，在掩模开口4b下的预定的P型元件形成区中形成N型离子注入层6a(阱形成工序)。
在形成N型离子注入层6a后的图1(D)中，只除去上述掩模4a，在留下图1(C)的掩模开口4b下的衬垫氧化膜3a的情况下，如图1(E)中所示，形成新的抗蚀剂掩模7a。
其次，在图2(A)中，在包含衬垫氧化膜3a和分离氧化膜2的预定的N型元件形成区上对抗蚀剂掩模7a进行图形刻蚀，使其具有开口7b。用氢氟酸处理法除去通过图形刻蚀在抗蚀剂掩模开口7b中露出的衬垫氧化膜3a，从而露出衬底1的表面。在除去衬垫氧化膜3a而得到的衬底1的清洁表面上以例如能量为0.7MeV、剂量为1×1013ions(离子数)/cm2注入1价的硼离子8作为P型杂质。通过该高能离子注入，在抗蚀剂掩模开口7b下的预定的P型元件形成区中形成P型离子注入层9a(阱形成工序)。
其次，在除去抗蚀剂掩模7a在衬底1的表面上露出的图2(B)的离子注入层6a和9a的表面上在热氧化温度850℃～900℃、膜厚1～30nm的条件下形成新的热氧化膜10(图2(C))，其后在图2(D)中将其除去(牺牲氧化膜工序)。以后将该热氧化膜10称为牺牲氧化膜。将由于高能离子注入在离子注入层6a和9a的表面附近形成的打出氧原子及衬底硅的结晶缺陷取入到该牺牲氧化膜10中而被除去。以这种方式形成的N型阱6b和P型阱9b成为由于高能离子注入法而难以引起所谓锁定(1atch up)现象的退减(retrograde)型的阱。
其次，在图2(E)中，在N型阱6b和P型阱9b的清洁表面上，在例如比牺牲氧化膜10的热氧化温度低的750℃、膜厚为10nm的条件下，对成为元件的栅氧化膜的栅用的氧化膜11进行热氧化(绝缘膜形成工序)。最后，在栅用的氧化膜11上形成成为栅电极的栅用的导电膜12。
以下，虽然省略了图示，但接着图2(E)形成元件的栅氧化膜、栅电极，在N型阱6b和P型阱9b中分别形成源和漏，除了成为PMOS、NMOS、CMOS晶体管或MOS电容器之外，也可适用于Bi-MOS器件。
其次，说明实施例1的变形例。
以上，关于图1(A)～图2(E)说明了工序顺序，但可选择下述的工序顺序作为实施例1的变型。
(ⅰ)也可将上述图1(C)～图1(D)的工序与图2(A)～图2(B)的工序顺序进行调换，在P型离子注入层9a形成后形成N型离子注入层6a。
(ⅱ)在图1(B)中，在衬垫膜3a和分离氧化膜2上形成了抗蚀剂掩模4a，但也可用上述的热氧化法形成了衬垫氧化膜3a后，在图1(B)中全面地除去衬垫氧化膜3a来代替上述的图1(C)和图2(A)的除去之后，形成上述抗蚀剂掩模4a。
(ⅲ)也可在图2(A)中，不除去在抗蚀剂掩模开口7b中露出的衬垫氧化膜3a，从在抗蚀剂掩模开口7b中露出的衬垫氧化膜3a上注入硼离子8作为P型杂质而形成P型离子注入层9a后，除去抗蚀剂掩模7a，接着在除去了开口7b中露出的衬垫氧化膜3a之后(图示省略)，接下来进行图2(B)中示出的工序顺序。
(ⅳ)此外，也可省略上述的牺牲氧化膜10的形成(图2(C))和除去(图2(D))，选择直接从图2(B)形成图2(E)的栅用的氧化膜11的工序顺序。
其次，参照图3和图4，说明由实施例1制造的晶体管的作为MOS栅氧化膜的长期的绝缘寿命的可靠性评价方法。
评价测试是用比额定使用状态更为严格的应激(stress)、例如在膜厚为10nm的栅氧化膜中流过1mA/cm2的恒定电流、进行加速寿命测试的恒定电流应激法来进行的。如果栅氧化膜的绝缘性能是健全的，则在栅氧化膜的膜间能施加的电压、即栅耐压例如是13V，但如果经过测试通电时间栅氧化膜的绝缘性能变坏了，则栅耐压急剧地下降到例如9V。将该栅耐压急剧下降的时刻判断为测试品的寿命终止时刻。图的横轴表示应激恒定电流的通电时间(秒)，纵轴表示测试集合体的累计寿命终止率(％)。
各测试集合体(各自为1000个)的技术条件是一定的，即，衬垫氧化膜的膜厚为15nm，以1.2MeV的能量注入1价磷离子，或者，以0.7MeV的能量注入1价硼离子，各剂量为1×1013ions(离子数)/cm2，栅氧化膜的厚度为10nm，还加上用不进行离子注入的方法制造的样品作为比较用。
其次，参照图3，说明在注入磷离子时的栅氧化膜的寿命评价结果。从衬垫氧化膜之上进行离子注入的集合体、即用黑三角标记(▲)的曲线示出的是图3中寿命最短的曲线。在除去衬垫氧化膜后进行离子注入的实施例1的变形例(ⅳ)的集合体、即用白三角标记(△)的曲线示出了达到累计寿命终止率的10％的时间相对于黑三角标记(▲)的曲线改善了约10倍的情况。再者，附加了牺牲氧化膜的形成和除去的图2(C)的集合体、即用白四角标记(□)的曲线示出了比没有离子注入的比较用的集合体、即用*标记的曲线所示出的更为良好的寿命曲线。
参照图4，在注入了硼离子的情况下的栅氧化膜的寿命评价结果示出了，从衬垫氧化膜之上进行离子注入的实施例1的变形例(ⅲ)集合体、即用黑三角标记(▲)示出的曲线也好、在除去衬垫氧化膜后进行离子注入的实施例1的变形例(ⅳ)的集合体、即用白三角标记(△)示出的曲线也好、没有离子注入的比较用的集合体、即用*标记示出的曲线也好，大致是相同的，在该条件下完全未见到因离子注入引起的寿命恶化。
如上所述，因为该实施例1的在除去衬垫氧化膜后注入磷离子的方法的栅氧化膜的寿命曲线显示出良好的结果，故一般认为可大幅度降低在阱上形成的元件的栅氧化膜中含有的氧原子或结晶缺陷的量。
实施例2图5～图8是用于说明用本发明的实施例2的离子注入法形成阱的半导体装置的制造方法的图，图5和图6是示出半导体装置的制造方法的工序顺序的剖面图，图7是示出磷离子注入后的退火效果的栅氧化膜的寿命评价图，图8是示出磷离子注入能量与多价离子注入的影响的栅氧化膜的寿命评价图。
此外，图9是示出影响本发明的实施例1和2的栅氧化膜的寿命可靠性的晶体管结构参数、离子注入条件和热处理条件的关系图。
再有，在图5和图6图的工序顺序的剖面图中，对与实施例1的图1和图2相同或相当的部分的符号附以相同的符号并省略其说明。此外，在图7、图8和图9的寿命评价图中，由于与图3、图4相同的符号示出相同或相当的部分，故省略其说明。
首先参照图5和图6说明实施例2的制造方法的工序顺序的特征。
图5(A)示出在P型的硅半导体衬底1中用热氧化法形成了分离氧化膜2的状态(元件区形成工序)。
图5(B)中在硅衬底1的元件区的表面上用CVD法形成膜厚为15nm的成为衬垫氮化膜3b的氮化硅Si3N4(衬垫膜形成工序)。在该衬垫氮化膜3b和分离氧化膜2上形成抗蚀剂掩模4a。
其次，在图5(C)中，从经过图形刻蚀的抗蚀剂掩模开口4b中露出的上述衬垫氮化膜3b上以例如能量为1.2MeV、剂量为1×1013ions(离子数)/cm2注入1价的磷离子5作为N型杂质。通过该高能离子注入，在上述抗蚀剂掩模开口4b下的预定的P型元件形成区中形成N型离子注入层6a。在形成N型离子注入层6a后的图5(D)中只除去上述抗蚀剂掩模4a(阱形成工序)。其次，在留下图5(B)～图5(D)的衬垫氮化膜3b的情况下，如图5(E)中所示，形成新的抗蚀剂掩模7a。
其次，在图6(A)中，从经过图形刻蚀的抗蚀剂掩模开口7b中露出的上述衬垫氮化膜3b上以例如能量为0.7MeV、剂量为1×1013ions(离子数)/cm2注入1价的硼离子8作为P型杂质。通过该高能离子注入，在上述抗蚀剂掩模开口7b下的预定的P型元件形成区中形成P型离子注入层9a(阱形成工序)。
其次，在图6(B)中，在留下衬垫氮化膜3b的情况下在氮气气氛炉中在温度为750℃、时间30分或1000℃、60分的热处理条件下对离子注入层6a和9a的表面进行退火。在升温速度为5℃/秒以上的具有急热急冷特性(快速热退火，RTA)的灯退火炉中，可进行700℃～1000℃下的30～60秒的短时间的退火的退火工序。
通过该表面退火，将在表面附近形成的打出原子及衬底硅的结晶缺陷取入衬垫氮化膜3b中而被除去，对离子注入层6a和9a的表面进行清洁处理。其后，在图6(C)中用热磷酸除去衬垫氮化膜3b。
以下，与实施例1相同，在图6(D)中在N型阱6b和P型阱9b的表面上形成栅用的氧化膜11(绝缘膜形成工序)。其后，在其上形成栅电极用的导电膜12。
其次，说明实施例2的变形例。
上述的图5(B)的衬垫氮化膜3b不过是1个例子，可按与实施例2相同的工序顺序使用下述材料作为衬垫膜，来代替氮化硅Si3N4膜。
(ⅴ)可按膜厚3～30nm的条件形成在实施例1中已叙述的氧化硅膜SiO2。
(ⅵ)也可形成与上述SiO2相比在化学计量方面氧量较少的氧化硅SiXOY膜、在一氧化氮气体或氧化亚氮气体的气氛中进行热氧化的氮化氧化硅SiXOYNZ膜、或与上述Si3N4相比在化学计量方面氮量较少的氮化硅SiXNY膜。
(ⅶ)可将从各种硅化物、例如CoSi2、TiSi2、WSi2和氮化钛TiN中选择的材料作成衬垫膜。
(ⅷ)除了单层衬垫膜之外，可在形成了5nm的氧化硅膜后形成10nm的氮化硅膜来代替例如15nm的氧化硅，作为层叠衬垫膜。
再者，说明实施例2的其它变形例。
上述的图5(C)的1价磷离子5的注入能量1.2MeV不过是1个例子，可按相同的工序顺序选择下述的离子注入条件。
(ⅸ)可使用砷离子来代替磷离子。
(ⅹ)可将磷离子5的注入能量定为例如0.4MeV～3.0MeV，将剂量例如定为1×1012～1×1014ions(离子数)/cm2。
(ⅹⅰ)关于磷离子5，可单独地使用例如1价、2价、3价离子的任一种，或混合地使用离子价不同的离子，可将注入能量定为例如0.4MeV～3.0MeV，将剂量例如定为1×1012～1×1014ions(离子数)/cm2。
其次，参照图7，关于上述实施例2的变形(ⅴ)的集合体、即具有衬垫氧化膜作为衬垫膜的测试集合体，从衬垫氧化膜上注入磷离子，将注入后的氮气中的退火条件作为参数，说明栅氧化膜的寿命评价结果。
图7中用黑三角标记(▲)的曲线是从衬垫氧化膜上进行离子注入后不进行退火的比较集合体的结果、是图7中寿命最短的曲线。在氮气炉FA中在温度750℃、800℃、900℃下各进行60分的退火的、用向上的白三角形标记(△)、白菱形标记(◇)、向下的白三角形标记()示出的曲线显示了在哪种情况下都没有退火效果的情况。因退火而引起寿命曲线的改善效果在750℃下经过30分退火的、用黑五星标记(★)示出的曲线中显现出来。即，如果在FA炉中进行750℃、60分的退火，则寿命曲线如向上的白三角形标记(△)的曲线那样，示出了改善效果消失的情况。而且，在FA炉中进行1000℃、60分的退火的集合体，如用白五星标记(☆)示出的曲线那样，恢复到与没有离子注入的比较用集合体的用*标记示出的曲线相同的良好的寿命曲线。
此外，可看到在灯退火RTA炉中在850℃、1000℃下经过各30秒的的退火，分别恢复到○、◎标记的曲线的良好的寿命曲线。
由图7中的FA炉中的寿命恢复和消失的复杂的变化，还有，由FA炉和RTA炉的最佳退火时间的极大的差异，验证了只有在将衬垫膜的膜厚、注入能量、注入离子价、栅氧化膜的膜厚等特定的参数适当地组合起来的情况下才能得到最佳的退火效果。
其次，参照图8，将注入能量、注入离子价作为参数，说明栅氧化膜的寿命评价结果。各测试集合体的技术条件是一定的衬垫氧化膜的膜厚为15nm，磷离子的剂量1×1013/cm2，栅氧化膜的膜厚为10nm。
在1价离子中，如黑圆标记(●)、黑五角星标记(★)、黑四角标记(■)、向上的黑三角标记(▲)和向下的黑三角标记()所示曲线那样，示出了在0.4～1.5MeV的范围内，注入能量越高栅氧化膜的寿命越短的趋势。在使用多价离子的情况下，如#标记曲线的1价2.1MeV和※标记曲线的2价3.0MeV所示那样，即使进行高能量注入，也示出了寿命恶化比1价离子少的情况。
其次，图9是示出影响本发明的实施例1～2的栅氧化膜的寿命可靠性的晶体管结构参数、离子注入条件和热处理条件的关系的图。
参照图9，将作为晶体管结构·性能的参数的衬垫氧化膜的膜厚、注入能量和栅氧化膜的膜厚固定于预定范围的值，说明使栅氧化膜的寿命曲线恶化的磷离子注入条件和用于使寿命曲线恢复的注入后的退火条件。
首先，说明在磷离子注入中看不到寿命曲线恶化的条件。在除去衬垫氧化膜后进行离子注入的实施例1中，验证了下述范围衬垫氧化膜的膜厚为3～30nm，注入能量为0.4～3.0MeV，栅氧化膜的膜厚为4～25nm。此外，在不除去衬垫氧化膜的情况下从衬垫氧化膜之上进行离子注入的实施例2中，限定了下述范围衬垫氧化膜的膜厚为20～30nm，注入能量为0.4～1.0MeV，栅氧化膜的膜厚为4～25nm，换言之，验证了衬垫氧化膜是膜厚超过20nm的厚膜，而且被限定在比实施例1低的能量范围内。
其次，在磷离子注入中看到寿命曲线的恶化的条件下，说明用于使寿命曲线恢复的注入后的退火条件。首先，在不除去衬垫氧化膜的情况下从衬垫氧化膜之上进行离子注入的实施例2中，说明衬垫氧化膜的膜厚4～25nm的参数范围。其中在注入能量为1.0～1.6MeV的低能量范围内，用于使寿命曲线恢复的注入后的退火条件的范围有2个，一个存在于700～800℃的区域，另一个存在于900～1000℃的区域。但是，在注入能量为1.6MeV以上的高能量的范围内，由于不引起在上述的图7中看到的那样的FA炉退火中的寿命恢复和消失的复杂的变化，故确认了用于使寿命曲线恢复的注入后的退火条件的范围只存在700～1000℃的1个。
与上述的厚的衬垫氧化膜相对照，在衬垫氧化膜的膜厚薄到20nm以下的情况下，如图9的中部所示，确认了限于注入能量为1.6MeV以下、栅氧化膜的膜厚为7.5nm以下、而且是1价离子的组合的条件的情况，退火条件的范围只有700～1000℃的1个。
再有，验证了在灯退火RTA炉中通过退火条件为700～1000℃、0.5～1.0分的短时间的退火，对于图9中示出的全部晶体管结构·性能的参数，可恢复寿命曲线。
如上所述，本实施例2的用离子注入法形成阱的半导体装置的制造方法的特征在于从衬垫膜之上进行了离子注入后，必须进行在氮气炉中的退火或在RTA炉中的退火。
由于本发明如以上说明的那样来构成，故具有以下示出的效果。按照本发明的第1～第6方面，通过选择适应于包含或不包含氧的衬垫膜的膜种类的离子注入工序并加以组合，具有可大幅度地降低阱上的栅氧化膜中含有的氧原子或结晶缺陷的量的效果。
按照本发明的第7～第9方面，通过适当地选择衬垫氧化膜、牺牲氧化膜和栅氧化膜这三者的膜厚的离子注入法并加以组合，具有能提高在硅衬底的阱上具有栅氧化膜的PMOS、NMOS、CMOS、Bi-MOS晶体管等器件的可靠性的效果。
按照本发明的第10方面，通过适当地选择衬垫氧化膜、牺牲氧化膜和栅氧化膜这三者的热氧化温度的离子注入法并加以组合，具有能以轻的热负载可靠地提高栅氧化膜的可靠性的效果。
按照本发明的第11方面，通过适当地选择衬垫氮化膜、氮气炉中或急热急冷炉中的退火和栅氧化膜这三者的离子注入法并加以组合，具有能以较少的工序数和温度较低的热处理使栅氧化膜的可靠性恢复或提高的效果。具有能适用于工艺中的热负载的减轻起到特别重要的作用的超小型化的LSI的效果。
按照本发明的第12方面，通过使用多价离子的离子注入法，具有可大幅度地降低阱上的栅氧化膜中含有的氧原子或结晶缺陷的量的效果。按照本发明的第13方面，通过从衬垫膜上进行了离子注入后适当地选择氮气炉中或急热急冷炉中的退火处理的离子注入法并加以组合，具有能以较低的温度而且迅速地使栅氧化膜的可靠性恢复或提高的效果。
按照本发明的第14方面，通过选择适应于衬垫膜的包含或不包含氧的宽范围的膜种类的离子注入工序并加以组合，具有能适用于具有高可靠性的栅氧化膜的宽范围的各种器件的效果。
权利要求
1．一种半导体装置的制造方法，其特征在于，包括用分离氧化膜分离半导体衬底的表面并形成元件区的元件区形成工序；在上述元件区的表面上形成衬垫膜的衬垫膜形成工序；第1阱形成工序，在上述衬垫膜上和上述分离氧化膜上的第1预定区域中形成具有开口的抗蚀剂掩模，除去上述开口内的上述衬垫膜，在从上述开口注入第1导电型的离子并在上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模；以及用热氧化法在上述阱的表面上形成栅绝缘膜形成用的绝缘膜的绝缘膜形成工序。
2．如权利要求1中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序和上述绝缘膜形成工序之间包括第2阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，除去上述开口内的上述衬垫膜，在从上述开口注入第2导电型的离子并在上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
3．如权利要求1中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序和上述绝缘膜形成工序之间包括第3阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第2导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
4．如权利要求1中所述的半导体装置的制造方法，其特征在于在上述第1阱形成工序和上述绝缘膜形成工序之间包括牺牲氧化膜工序，即，在除去了上述衬垫膜的上述阱的表面上用热氧化法形成了牺牲氧化膜后将其除去。
5．一种半导体装置的制造方法，其特征在于，包括用分离氧化膜分离半导体衬底的表面并形成元件区的元件区形成工序；在上述元件区的表面上形成衬垫膜的衬垫膜形成工序；第4阱形成工序，在上述衬垫膜上和上述分离氧化膜上的第1预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第1导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模；退火工序，将没有除去上述衬垫膜的阱的表面在氮气气氛炉中或急热急冷炉中进行了退火后，除去上述衬垫膜；以及用热氧化法在上述阱的表面上形成栅绝缘膜形成用的绝缘膜的绝缘膜形成工序。
6．如权利要求5中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序和上述退火工序之间包括第5阱形成工序，即，在上述衬垫膜上和上述分离氧化膜上的第2预定区域中形成具有开口的抗蚀剂掩模，在从上述开口注入第2导电型的离子并在没有除去上述衬垫膜的上述半导体衬底内形成了阱后，除去上述抗蚀剂掩模。
7．如权利要求1～6的任一项中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序中，对半导体硅衬底进行热氧化，形成膜厚为3～30nm的氧化硅膜。
8．如权利要求4中所述的半导体装置的制造方法，其特征在于在上述牺牲氧化膜工序中，对半导体硅衬底进行热氧化，形成膜厚为1～30nm的氧化硅膜，之后将其除去。
9．如权利要求1～6的任一项中所述的半导体装置的制造方法，其特征在于在上述绝缘膜形成工序中，对半导体硅衬底进行热氧化，形成膜厚为4～25nm的氧化硅膜。
10．如权利要求4或8中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序中，在1000℃～1100℃下对半导体硅衬底进行热氧化，形成氧化硅膜，在上述牺牲氧化膜工序中，在比该衬垫膜形成工序的温度低的温度下对上述半导体硅衬底进行热氧化，形成氧化硅膜，在上述绝缘膜形成工序中，在比该牺牲氧化膜工序的温度低的温度下对上述半导体硅衬底进行热氧化，形成氧化硅膜。
11．如权利要求1～6的任一项中所述的半导体装置的制造方法，其特征在于在上述衬垫膜形成工序中，用CVD法形成膜厚为3～30nm的氮化硅膜。
12．如权利要求1～6的任一项中所述的半导体装置的制造方法，其特征在于在上述第1～第4阱形成工序中，关于从磷、砷或硼中选择的离子，分别单独地使用1价、2价、3价离子的任一种，或混合地使用离子价不同的离子。
13．如权利要求5或6中所述的半导体装置的制造方法，其特征在于在上述退火工序中，在氮气气氛炉中进行700℃～1000℃下的30～60分的加热处理，或是在急热急冷炉中在升温速度为5℃/秒以上的条件下进行700℃～1000℃下的30～60秒的加热处理。
14．如权利要求1～6的任一项中所述的半导体装置的制造方法，其特征在于上述衬垫膜形成工序利用从下述材料中选择的材料以单层或层叠地来形成，这些材料是氧化硅(SiO2膜)、与该氧化硅(SiO2)相比在化学计量方面氧量较少的氧化硅(SiXOY)、氮化氧化硅(SiXOYN2)、氮化硅(Si3N4)、与该氮化硅(Si3N4)相比在化学计量方面氮量较少的氮化硅(SiXNY膜)、硅化物(CoSi2、TiSi2、WSi2)和氮化钛(TiN)。
15．一种半导体装置，其特征在于利用权利要求1～6的任一项中所述制造方法进行制造。
全文摘要
提供一种几乎能消除在半导体衬底中在用高能离子注入法形成的阱上构成的元件的栅氧化膜中包含的氧原子或缺陷的量的半导体装置的制造方法。适当地将衬底表面中形成的衬垫膜的膜种类·膜厚·成膜条件、注入离子的离子价和注入能量、衬垫膜除去前或除去后的离子注入等的制造条件组合起来,再根据需要选定离子注入后的退火条件、牺牲氧化膜的成膜条件等,制造栅氧化膜的可靠性高的元件。
文档编号H01L21/8248GK1231503SQ9812238
公开日1999年10月13日 申请日期1998年12月2日 优先权日1998年4月3日
发明者川崎洋司 申请人:三菱电机株式会社