与布线亚临界接触的自对准工艺的制作方法

文档序号:6825154阅读:286来源:国知局
专利名称:与布线亚临界接触的自对准工艺的制作方法
技术领域
本发明涉及半导体微芯片结构的制作,更具体地说,涉及集成电路布线之间为确立电接触而在微芯片中形成接触孔的方法。
光刻技术允许电路芯片上半导体材料的某个部分有选择性地被除去或改性,这样就可形成象晶体管和电容器之类的电连接的器件的层。
电路芯片的单层可用多种方式进行电连接。一种方式是用选择性地淀积和除去金属,以便在芯片表面上产生金属线而连接电路元件。在这种工艺中,在芯片表面上淀积诸如铜、铝或钨之类的薄金属膜。然后在膜上涂敷光致抗蚀剂层,并用在光致抗蚀剂上露出较窄线条图形的掩模将光致抗蚀剂层暴露于适当波长的光。然后对光致抗蚀剂进行显影、刻蚀,留下抗蚀剂上被曝光的图形中的金属。这一金属图形就为单层芯片形成电连接。
电连接单层芯片的另一种方法称为镶嵌工艺。在镶嵌工艺中,将诸如二氧化硅等介质淀积在芯片表面上。将一层光致抗蚀剂涂敷在二氧化硅层上。然后对抗蚀剂进行曝光以确定所需的互连图形。然后对光致抗蚀剂进行显影、刻蚀以便在二氧化硅层中产生槽而形成该层的互连。将铝、铜或钨之类的金属层淀积在芯片表面上以充填槽。然后对金属进行平面化处理,使其除了充填到槽中的部分外从芯片表面被除去。充填槽的金属形成一互连图形。水平金属连接被称作布线,典型的芯片包括一层器件和多层与器件相连的布线。
尽管微芯片可由单层布线组成,通常,充分的芯片功能需要几层布线。微芯片的层一般由二氧化硅或其他介质分开以防止芯片的一层干扰另一层的工作。然而,芯片层上的元器件必须在适当位置上穿过二氧化硅进行电连接以便产生相互作用。这样,为了使不同层上元件被电连接,分开布线层的二氧化硅必须在适当位置被穿透。
一种电连接芯片层的方法被称作双镶嵌法。双镶嵌法类似于镶嵌工艺。双镶嵌工艺中的第一步骤是为如前所述的在二氧化硅中形成槽进行布线。第二步骤是穿过二氧化硅到下面的芯片层形成孔。孔的形成是采用如上所述的涂敷抗蚀剂、掩模、曝光、显影与刻蚀工艺来进行的。穿过二氧化硅层的孔称作通路。一般来说,通路必须通过二氧化硅形成以便在邻接层上的槽之间延伸。
电连接微芯片层的双镶嵌法要求对通路和槽仔细对准。保证通路和槽的适当对准所必须的容限限制了微芯片上所能获得的密度。制作通路和槽的常规方法是首先形成槽,然后形成通路,在工艺中作为分开的步骤来进行。
形成通路和槽的改进方法公开于序列号为No.09/183,338的、由Furukawa等人申请的题为“形成自对准部件的方法”的共同未决的美国专利。这一改进采用一种通过使用两层抗蚀剂形成自对准通路和槽的方法,其中一层作为底层的掩模,这样,通路就可仅在已经形成槽的位置上形成。这种方法采用了两种不同的抗蚀剂,一层在另一层之上。下部的抗蚀剂层(用于通路)仅在上部的抗蚀剂层(用于槽)也曝光的位置上曝光。其结果是通路仅在待形成槽的位置上形成,因此通路和槽就是自对准的,在槽形成的布线和在通路形成的连接拴也是自对准的。
已知集成电路中接触孔的光刻定标比线/区间(line/space)图形的光刻定标更困难,这是因为离轴照明的光增强技术和交替相的边缘标度线不能应用于接触孔。
这些增强技术当在紧密叠垒部件时使用或用于隔离暗图形时有很好的结果。然而,这一技术对于象带有接触孔这样的被隔离的亮图象只有很小的增强效果。
以前,已通过用两种不同的标度线在显影前在光致抗蚀剂膜上印制接触孔作为两垂直相边缘线/区间图形的交叉点的方法对接点进行按比例缩小。
本发明的目的是为在集成电路芯片中形成接触提供一种改进的制作方法。
本发明的另一目的是为在带有线/区间图形的集成电路芯片上在混合光致抗蚀剂中形成接触提供一种制作方法。
本发明的又一个目的是为在集成电路芯片上形成接触提供一种制作工艺,该接触与在集成电路上的金属布线图形自对准。
本发明的再一个目的是提供一种用改进的双镶嵌工艺在集成电路芯片上形成接触的方法,其中,金属布线首先在绝缘衬底膜上被构图。
本发明的其他特征、优点在结合以下附图的描述中将变得显而易见。将会理解,以上的一般描述及以下的详细描述是例示性和解释性的,并不是对本发明的限制。结合到本发明中的并构成本发明的一部分的附图与描述一起起到用一般术语解释发明原理的作用。在整篇说明书中,同样的数字代表同样的部件。


图1是描述本发明的方法中的步骤的流程图。
图2、3、4、5、6和7是表示在集成电路微芯片中的亚临界、自对准接触的制作工艺的步骤的示意图。
本发明提供一种在集成电路上形成接触的方法,该接触与集成电路的布线图形自对准。在这种方法中,首先在绝缘衬底层上做成金属布线图形。绝缘层由两层组成,一层为较厚的层,在衬底表面的较薄的层之下。穿过薄的表面层刻蚀布线图形槽,如果需要,部分地穿过下面的较厚的层来刻蚀。
在布线图形被刻蚀后,将布线层的接点作为与布线图形交叉的线/区间图形印制出来。用刻蚀工艺将接点图形刻蚀进下面的厚层,该刻蚀工艺对薄层进行选择性的刻蚀。其结果,形成接点的唯一部位是在布线图形与接触层的光致抗蚀剂区间的交叉处。接点宽度由中布线图象的宽度和光致抗蚀剂接点区间的宽度确定。鉴于两者的尺寸是长孔,而不是小的分离的接触孔,通常用于线/区间的图象增强方法可以适用,例如离轴照射、相边缘标度线和混合光致抗蚀剂。接点仅在布线图象与接点图象的交叉点形成,因此接点与金属自对准。
更具体地说,下面的厚绝缘层是介质,如二氧化硅,上面的薄层是硬的掩模材料,如氮化硅。该方法在上面的薄氮化物层上用光致抗蚀剂来刻蚀掩模以便形成硬掩模。
然后,将硬掩模用作刻蚀掩模以便形成配置在衬底上的下面的厚二氧化硅介质层中的凹槽。混合光致抗蚀剂被用来在硬掩模上形成第二光致抗蚀剂掩模,第二光致抗蚀剂掩模与硬掩模结合起来被用作刻蚀掩模来形成接触孔。使用混合光致抗蚀剂允许用相移掩模或离轴照射进行曝光以作为增强印制图形的分辨率的方法。
混合光致抗蚀剂是一种对曝光同时具备正型和负型的光致抗蚀剂材料。混合光致抗蚀剂使得单个架空(aerial)图象被印制成区间/线条/区间的组合,而不是单条线或区间,因此允许更高的图象密度。Hakey等人于1996年9月16日提交的、序列号为No.08/715,287、题为“频率倍增混合光致抗蚀剂”的共同未决的美国专利申请提供了混合光致抗蚀剂的讨论和实例。
参考图1,流程图100描述了用于本发明的方法中的步骤。在第一步骤102中,由如二氧化硅组成的厚介质层在可由硅或其他适当材料组成的衬底上形成。
在步骤104中,较薄的硬掩模材料层,如氮化硅,在较厚的介质材料层上形成。硅是非导电的介质材料,然而,非介质的导电材料,如钨,可用作硬掩模材料。
在步骤106中,将第一层光致抗蚀剂材料涂于硬掩模材料之上,并对其构图、曝光、显影,留下以线的形式保留的光致抗蚀剂层部分,该光致抗蚀剂层为底下的硬掩模材料层起抗蚀剂刻蚀掩模的作用。图象增强技术,如离轴照射和相边缘标度线,可用于形成第一光致抗蚀剂刻蚀掩模。
在步骤108中,对硬掩模材料层通过第一光致抗蚀剂掩模进行反应离子刻蚀以在硬掩模材料层中提供凹槽线,为所需的布线图形以线的形式提供硬材料刻蚀掩模。
在步骤110中,剥离第一光致抗蚀剂层留下的部分,将第二层光致抗蚀剂材料涂于硬掩模材料的凹槽层上,做成图形并曝光。在步骤112中,对第二光致抗蚀剂层进行显影以提供位于硬掩模材料刻蚀掩模之上的第二光致抗蚀剂刻蚀掩模。上述离轴照射和相边缘标度线的图象增强技术可用于对第二光致抗蚀剂层曝光。
在步骤114中,对在硬掩模材料刻蚀掩模和第二光致抗蚀剂刻蚀掩模之下的介质层,穿过两掩模进行反应离子刻蚀,该刻蚀对硬掩模材料是选择性的,以在介质材料层中提供凹槽,该凹槽为集成电路的金属线起槽的作用。
在步骤116中,剥离第二光致抗蚀剂刻蚀掩模,留下硬掩模材料,对介质层中先前被刻蚀的凹槽进一步进行反应离子刻蚀,该刻蚀对硬掩模材料选择性的,以形成与先前刻蚀的凹槽对准的更深的槽,该槽为接触金属起引接触孔凹槽的作用。
在步骤118中,凹槽与接触孔凹槽用金属充填并抛光,以形成布线及与布线自对准的接点。
参考图2、3、4、5、6和7,集成电路结构部分的图的序列示出进行图1所述的方法步骤时所产生的物理变化。
图2示出了衬底10,例如硅衬底,在该衬底上形成一厚介质材料层12,如二氧化硅。在厚介质材料层12上形成一薄的硬掩模材料层14,例如象氮化硅之类的非导电介质材料,或象钨之类的非介质导电材料。
下一步,在硬掩模材料层14上涂敷光致抗蚀剂材料层16,最好是混合光致抗蚀剂,用光刻技术以布线图形的形式对光致抗蚀剂进行掩模操作,曝光、显影,其中,具有第一方向的大体成线性、平行的第一类多个光致抗蚀剂区留在层14上。光致抗蚀剂区16被用作刻蚀掩模,对硬掩模材料层14进行反应离子刻蚀,除去介质层12的表面的被曝光部分。光致抗蚀剂材料16被剥离,留下了图3所示的结构。
下一步,如图4所示,在硬掩模材料14留下的部分并在介质层12被曝过光的表面上形成第二层混合光致抗蚀剂18。对光致抗蚀剂层18进行构图、曝光和显影,形成光致抗蚀剂刻蚀掩模,如图4所示。
用硬掩模材料14和光致抗蚀剂18作为掩模,对介质层12进行反应离子刻蚀,该刻蚀对硬掩模材料(即氮化物)是选择性的,以形成凹槽20,如图5所示。
图6中,光致抗蚀剂层18已被剥离,再次对介质层12进行反应离子刻蚀,该刻蚀对硬掩模材料(即氮化物)是选择性的,以提供更深的亚临界接触孔凹槽22,该槽刻蚀至衬底10的表面,将用金属充填以备作接点之用。
然后,衬底的凹槽和接触孔凹槽用电导体,如金属24充填,如图7所示。图7中,硬掩模材料留下的部分14仍在原位示出。如果硬掩模部分14由非导电的介质材料组成,这是可能的。如果用钨这样的导电材料作硬掩模,那么该导电部分必须从图7的结构中用CMP(化学—机械抛光)法除去。
在所描述的工艺中,用刻蚀工艺将布线图形的接触图形刻蚀到下面的厚介质层12,该刻蚀工艺对薄的硬材料层14是选择性的。结果,形成接触孔的唯一位置是在布线图形与接触层的抗蚀剂孔之间的交叉处。接点宽度由布线图象的宽度和接点区间的宽度确定。鉴于两者的尺寸均为长孔,而不是分离的小接触孔,线/区间的常规的图象增强法可被采用,诸如前面讨论过的离轴照射和相边缘标度线及混合抗蚀剂。
因为接点仅在布线图象和接点图象的交叉点形成,则接点与布线自对准。
介质中被刻蚀的孔22和24可用金属24充填并抛光,诸如常规金属化工艺中所用的化学-机械抛光(CMP)。
尽管本发明已结合优选实施例进行了描述,但并不是旨在将本发明的范围限制在所述的特定形式,恰恰相反,旨在包括所附的权利要求中确定的本发明范围和精神中可包含的可选方案、修改方案及等同方案。
权利要求
1.一种在半导体衬底中形成自对准布线槽和接触孔的方法,其特征在于,包括如下步骤(A)在衬底上形成下部介质层;(B)在下部介质层上形成上部硬掩模材料层;(C)在上部硬掩模材料层上形成第一光致抗蚀剂层;(D)通过第一掩模对第一光致抗蚀剂层曝光;(E)对已曝光的第一光致抗蚀剂层进行显影以便在形成刻蚀掩模的第一光致抗蚀剂层中产生孔;(F)通过光致抗蚀剂掩模选择性地刻蚀上部硬掩模材料层,形成硬材料刻蚀掩模布线槽;(G)剥离第一光致抗蚀剂刻蚀掩模;(H)在硬材料刻蚀掩模上形成第二光致抗蚀剂层;(I)通过第二掩模对第二光致抗蚀剂层曝光;(J)对已曝光的第二光致抗蚀剂层进行显影以便在形成接触孔刻蚀掩模的第二光致抗蚀剂层中产生孔;以及(K)穿过硬材料布线刻蚀掩模并穿过第二光致抗蚀剂接触孔刻蚀掩模选择性地刻蚀下部的介质层,在下部的介质层中形成自对准的布线槽和接触孔;
2.如权利要求1所述的方法,其特征在于上部的硬掩模材料是介质层。
3.如权利要求1所述的方法,其特征在于上部的硬掩模材料由氮化硅组成。
4.如权利要求1所述的方法,其特征在于上部的硬掩模材料由钨组成。
5.如权利要求1所述的方法,其特征在于介质层由二氧化硅组成。
6.如权利要求1所述的方法,其特征在于第一和第二光致抗蚀剂层由混合光致抗蚀剂组成。
7.如权利要求1所述的方法,其特征在于刻蚀上部硬掩模材料层的步骤包括进行选择性反应离子刻蚀。
8.如权利要求1所述的方法,其特征在于第一光致抗蚀剂层中的孔的形状包括拉长的形状。
9.如权利要求1所述的方法,其特征在于对第一和第二光致抗蚀剂层进行曝光的步骤还包括使用交替相移标度线的步骤。
10.如权利要求1所述的方法,其特征在于穿过第二掩模对第二光致抗蚀剂层曝光的步骤还包括使用离轴照射的步骤。
11.一种在半导体衬底中形成自对准布线槽和接触孔的方法,其特征在于,包括下列步骤(A)在衬底上形成下部的介质层;(B)在下部的介质层上形成上部的硬掩模材料层;(C)选择性地刻蚀上部的硬掩模材料层,在上部的硬掩模材料层中产生孔,为界定布线槽形成第一刻蚀掩模;(D)在第一刻蚀掩模上形成混合光致抗蚀剂层;(E)对混合光致抗蚀剂层进行曝光和显影,在该混合光致抗蚀剂层中产生孔,形成界定接触孔的第二刻蚀掩模;(F)通过第一布线刻蚀掩模和第二接触孔刻蚀掩模选择性地刻蚀下部的介质层,在下部的介质层中形成自对准的布线槽和接触孔;(G)除去第二接触孔刻蚀掩模,用金属充填槽和接触孔。
12.如权利要求11所述的方法,其特征在于上部的硬掩模材料是非导电的介质层。
13.如权利要求11所述的方法,其特征在于上部的硬掩模材料是由氮化硅组成的非导电的介质层。
14.如权利要求11所述的方法,其特征在于上部的硬掩模材料是导电的非介质层。
15.如权利要求11所述的方法,其特征在于上部的硬掩模材料是由钨组成的导电的非介质层。
16.如权利要求11所述的方法,其特征在于下部的介质层由二氧化硅组成。
17.如权利要求11所述的方法,其特征在于刻蚀上部的硬掩模材料的步骤包括进行选择性的反应离子刻蚀。
18.如权利要求11所述的方法,其特征在于对混合光致抗蚀剂层进行曝光的步骤还包括使用交替相移标度线的步骤。
19.如权利要求11所述的方法,其特征在于对混合光致抗蚀剂层进行曝光的步骤还包括使用离轴照射的步骤。
20.一种方法,其特征在于,包括a) 提供衬底;b) 在衬底上形成第一种类型的抗蚀剂层;c) 在第一种类型的抗蚀剂层上形成第二种类型的抗蚀剂层;d)在第二种类型的抗蚀剂层上界定具有第一方向的第一类多个的大致成线性和平行的区;e)除去第二种类型的抗蚀剂层和在第一类多个的大致成线性及平行的区之下的第一种类型的抗蚀剂层的部分以便在由第一类多个的大致成线性而平行的区界定的第一和第二种类型的抗蚀剂层中形成槽,每个槽包括第一和第二种类型的抗蚀剂的侧壁及第一种类型的抗蚀剂的底部;f)在第二种类型的抗蚀剂上及槽的侧壁与底部上形成第三层抗蚀剂;g)界定在第三层抗蚀剂上具有第二方向并叠加在槽上的第二类多个的大致成线性并平行的区;h)除去第二类多个的大致成线性并平行的区之下的第三抗蚀剂层和第一种类型的抗蚀剂层,在第三抗蚀剂层中形成槽,并形成抵达衬底的孔,在该处第一和第二类多个的大致成线性并平行的区叠加。
21.如权利要求20所述的方法,其特征在于,还包括在用步骤e)形成的槽中和用步骤h)形成的孔中淀积导体。
22.如权利要求21所述的方法,其特征在于还包括除去第三层抗蚀剂的步骤。
全文摘要
一种在集成电路上形成接点的方法,在这种方法中,在衬底上形成下部的较厚的第一材料层和上部的较薄的第二材料层。首先在上层对金属布线进行构图;穿过薄的表面层及部分地穿过第二厚层来刻蚀布线图形槽。在刻蚀布线图形后,布线层的接点作为与布线图形交叉的线/区间图形被印制出来。用刻蚀工艺将接点图形刻蚀进下面的厚层,该刻蚀工艺对上部的薄层进行选择性地刻蚀。接点仅在布线图象与接点图象的交叉点处形成,因此接点与金属自对准。
文档编号H01L21/32GK1254183SQ9912324
公开日2000年5月24日 申请日期1999年10月28日 优先权日1998年11月13日
发明者古川俊治, M·C·哈奇, S·J·霍梅斯, D·V·霍拉克, P·A·拉比杜西 申请人:国际商业机器公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1