于扩散阻障层中检测缺陷的方法
【技术领域】
[0001]一般来说，本发明有关集成电路领域，且尤其有关其中使用扩散阻障层以用于实质上避免或至少减少导电材料扩散的集成电路。
【背景技术】
[0002]集成电路包括许多独立的电路元件，例如晶体管、电容器、二极管和电阻器，其通过导电线而互相连接。导电线可由包括铜的导电材料形成，如基本上纯的铜或铜合金，例如铜和招的合金。为了形成导电线，可使用金属镶嵌(damascene)技术。
[0003]金属镶嵌技术中，沟槽(trenches)和接触通孔(contact vias)形成于层间介电质中，其可能包括二氧化硅和/或具有小于二氧化硅介电常数的低介电常数材料(low-kmaterial) 0于该些沟槽或接触通孔中，可能形成扩散阻障层。该扩散阻障层形成后，该沟槽和接触通孔可用包括铜的导电材料填充。此步骤可通过电镀方式沉积该导电材料和以化学机械研磨方式移除该导电材料沉积于该沟槽和接触通孔外的部分而完成。
[0004]该扩散阻障层可帮助实质上避免或至少减少铜自该导电材料扩散至层间介电质和/或该半导体结构的其他部分，其可能对该集成电路的功能性带来负面的影响。
[0005]上述金属镶嵌工艺会出现的问题可能包括该扩散阻障层中缺陷的形成，如孔隙和/或缝隙。该扩散阻障层中的缺陷可能让铜自该导电材料产生不欲的扩散至该层间介电质和/或该半导体结构的其他部分。此外，该扩散阻障层中的缺陷可能诱导接触通孔和/或沟槽的填充不足，使得该导电材料中产生空隙。此种空隙可能增加导电线的电阻，且该些空隙的存在可能增加电迁移和/或应力迁移(stress migrat1n)发生的可能性。在具有缺陷的扩散阻障层的集成电路操作中，于该扩散阻障层中的缺陷可能由于电迁移和/或应力迁移而导致铜的扩散增加。在导电线中空隙的形成可能成为严重的可靠度风险。
[0006]因此，测试扩散阻障层整体性的方法可使用于集成电路的制造中，以发展形成扩散阻障层的方法，其实质上排除或至少减少在扩散阻障层中形成缺陷的可能性和/或于集成电路的制造中形成扩散阻障层时使用以监控其工艺。
[0007]美国专利申请案公开号2008/0160654中揭露将半导体结构(包括由第一材料(包括铜)所形成的导电特征和形成于该导电特征上且包括第二材料的扩散阻障层)暴露于适合选择性地移除第一材料的蚀刻剂中，而留下第二材料实质上完整无缺。该蚀刻剂可包括例如过二硫酸铵(ammonium peroxydisulfate)。
[0008]若包括该第二材料的扩散阻障层具有缺陷，例如孔洞，则该蚀刻剂便能接触到该导电特征中的该第一材料。因此，该导电特征受到该蚀刻剂影响，其可能导致该导电特征中形成凹洞。相反地，若该扩散阻障层为完整无缺且没有包括缺陷，则该扩散阻障层能避免该蚀刻剂与位于该扩散阻障层下的该导电特征中该第一材料间的接触。因此，保护该导电特征免于受该蚀刻剂影响而不会形成凹洞。
[0009]接着，可采用显微技术检测该导电特征中凹洞的存在，其中该凹洞的存在代表该扩散阻障层中缺陷的发生。
[0010]其他测试扩散阻障层整体性的技术可包括氢氟酸清洗(HF dip)，其中在扩散阻障层沉积于层间介电质上之后，将半导体结构暴露于氢氟酸(HF)中。若扩散阻障层中有缺陷，则层间介电质会受到氢氟酸影响，其可采用显微技术检测。更多用来测试扩散阻障层整体性的技术可包括对于填充导电材料的沟槽、凯尔文通孔(Kelvinvias)和通孔链(viachain)的线内电子阻障测量(inline electrical barrier measurement)。这些技术中，缺陷是通过电性测量半导体结构(包括导电材料和扩散阻障层)中的导电特征而检测出来。
[0011]上述用来检测扩散阻障层中缺陷的技术可能具有一些与其有关的问题。如美国专利申请案公开号2008/0160654中所述或氢氟酸清洗的技术是与半导体结构中邻近扩散阻障层的部分(如导电线的导电材料和/或层间介电质)的毁损有关连。电子阻障测量对于小缺陷可能具有有限的敏感度。
[0012]有鉴于上述情形，本揭露提供可实质上避免或至少减少上面所提的其中一些或全部问题的方法。
【发明内容】
[0013]以下提出本发明的简单概述以提供对本发明一些态样有基本的了解。此概述非本发明彻底的概述。其并不试图识别本发明的关键或临界元件(critical element)或描述本发明的范畴。其唯一目的是为了以简单化的形式介绍一些概念以作为稍后所讨论的更详尽叙述的序言。
[0014]在此揭露的例示性方法包括提供一个半导体结构，该半导体结构包括扩散阻障层和提供于该扩散阻障层上的晶种层。该晶种层包括铜和铜以外的金属的合金。包括铜的导电材料是沉积于该晶种层上。执行退火工艺。在该退火工艺中，该铜以外的金属的至少第一部分自该扩散阻障层附近扩散通过该导电材料。在该扩散阻障层中具有缺陷的情况下，该铜以外的金属的第二部分代表该缺陷仍存在于该扩散阻障层中的该缺陷附近。于至少该半导体结构的一部分中测量该铜以外的金属的分布。从测量到的该铜以外的金属的分布，决定该铜以外的金属的该第二部分是否存在。
[0015]在此揭露的另一例示性方法包括提供一种半导体结构。该半导体结构包括提供于衬底之上的层间介电层。于该层间介电层中提供凹口。该凹口包括接触通孔和沟槽的至少其中一者。在该凹口的底部和侧壁的至少其中一者上提供扩散阻障层。该扩散阻障层包括钛、钽、钨、氮化钛、氮化钽和氮化钨中的至少其中一者。于该扩散阻障层上，提供包括铜和锰的合金的晶种层。于该晶种层上，沉积包括铜的导电材料。该沉积的导电材料实质上不包括锰。执行退火工艺。于退火工艺中，该锰的至少第一部份自该扩散阻障层附近扩散通过该导电材料。在该扩散阻障层中具有缺陷的情况下，该锰的第二部分代表该缺陷仍存在于该扩散阻障层中的该缺陷附近。于至少该半导体结构的一部分中测量锰的分布。从测量到的锰分布，决定锰的该第二部分是否存在。
[0016]在此揭露的又一例示性方法包括提供一种半导体结构，该半导体结构包括层间介电质和至少部分被该层间介电质包围的导电特征。该导电特征包括含铜的导电材料以及包含金属和金属氮化物的至少其中一者的扩散阻障层，该扩散阻障层介于该导电材料和该层间介电质之间。操作解析型电子显微镜(analytical electron microscopy)以决定该半导体结构是否包括锰，若该半导体结构包括锰，则测量该锰的分布。从测得的该锰的分布，决定该扩散阻障层附近是否存在该锰的一部分。
【附图说明】
[0017]可通过参考下列描述搭配附图了解本发明，其中相同的附图标记识别相似的元件，且于其中:
[0018]图1至3显示在根据具体实施例的方法阶段中的半导体结构的图解剖面图；
[0019]图4显示根据具体实施例的方法自半导体结构制备样本的图解透视图；
[0020]图5显示根据具体实施例的方法自半导体结构制备样本的图解透视图；以及
[0021]图6图解说明根据具体实施例的方法于半导体结构中测量化学元素分布的结果。
[0022]虽然于此揭露的标的事项(subject matter)可以轻易接受各式变更和其他供选择的形式，但其明确具体实施例已于图式中被显示作为实例并于此加以详述。然而，应该了解的是，明确具体实施例于此的叙述并不意图限制本发明于该揭露的该特定形式，相反地，该意图是为了涵盖落于如附加权利要求书所定义的本发明精神和范畴中的全部变更、等效物和选择。
【具体实施方式】
[0023]本发明的各种例示具体实施例描述如下。为求清楚，实际实作的主要特征并未全部描述于此说明书中。当然将理解的是，在任何此类实际具体实施例之开发中，须做出许多实施特定之决定以达成开发者之特定目标，如符合系统相关和商业相关之限制条件者，其实施情况各有所不同变化。再者，应了解到，此开发努力可能是复杂且耗时的，但尽管如此，对得益于本揭露内容之本技术领域中具有通常知识者而言其仍为例行工作。
[0024]现在将参照附图以描述本发明。各式结构、系统和装置仅为了解释之目的而图解地描绘于图式中，以不使熟悉本技术领域者所熟知之细节模糊本揭露内容。然而，仍包括附图以描述和解释本揭露中之例示实例。于此使用之字词和片语应被理解和解释为与该些熟悉相关技术领域者所理解之该些字词和片语具有一致之意义。术语和片语无特殊定义，特殊定义即定义与其如该些熟悉相关技术