基于soi阻挡杂质带探测器的制备方法
【技术领域】
[0001]本发明涉及红外及太赫兹探测器件的制备工艺技术，特别涉及一种基于SOI阻挡杂质带探测器的制备方法。
【背景技术】
[0002]阻挡杂质带探测器是一种高灵敏的远红外及太赫兹波探测器，工作在1K以下的低温环境中，在民用、军用及航天领域有着广泛的应用前景。阻挡杂质带探测器的制备工艺主要有以下两种。其中一种是在高导硅衬底上外延生长硅重掺杂吸收层，在吸收层上再同炉外延生长高阻硅阻挡层，这种制备方法的优点是结构和工艺比较简单，便于增加吸收层厚度，缺点是外延生长的高阻硅阻挡层无法避免地会引入杂质，降低了电阻率，无法有效抑制暗电流；另一种方法是在高阻硅衬底上通过离子注入的方式来制备吸收层和高导层，这种方法的优点是利用高阻硅衬底作为阻挡层，能够提高阻挡层的电阻率，有效抑制暗电流，缺点是离子注入形成的吸收层厚度受限，一般在2微米以下，这样就限制了器件的量子效率和响应率。
[0003]因此如何提高阻挡杂质带探测器的量子效率和响应率成为目前亟待解决的问题之一。
【发明内容】
[0004]本发明的技术方案解决的技术问题是提高了阻挡杂质带探测器的量子效率和响应率。
[0005]为了实现上述发明目的，本发明提供了一种基于SOI阻挡杂质带探测器的制备方法，包括:
[0006]在SOI材料的顶娃层上采用原位掺杂工艺外延生长吸收层；
[0007]在所述吸收层上重掺杂生长导电层；在所述导电层上键合高阻硅晶圆；
[0008]通过深硅刻蚀工艺去除所述SOI材料的底硅层；通过湿法腐蚀工艺去除SOI材料的埋氧层；通过离子注入工艺及快速热退火工艺在所述SOI材料的顶硅层上形成电极过渡区；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层；
[0009]在所述氮化硅钝化层上腐蚀开孔，并通过电子束蒸发工艺形成正电极和负电极；再通过退火工艺形成电极欧姆接触；通过电子束蒸发工艺加厚所述正电极和所述负电极。
[0010]可选的，所述埋氧层的厚度为1.5?3 μ m，所述顶娃层的电阻率为5000?10000 Ω.cm，所述顶娃层的厚度为3?12 μ m。
[0011]可选的，所述采用原位掺杂工艺外延生长吸收层时掺杂离子为磷离子，所述磷离子的掺杂浓度为4 X 117?6 X 10 17cnT3，所述吸收层的厚度为25?30 μπι。
[0012]可选的，所述在所述吸收层上重掺杂生长导电层时掺杂离子为磷离子，所述磷离子的掺杂浓度为IX 119?3X10 19cnT3，所述导电层的厚度为20?30 ym。
[0013]可选的，所述湿法腐蚀工艺中腐蚀溶液体积配比为:49%的氢氟酸:水=1:1，所述湿法腐蚀工艺的腐蚀时间为5?6分钟。
[0014]可选的，所述离子注入工艺中注入能量为40keV，注入剂量为2X 114?5 X 114Cm 2O
[0015]可选的，所述快速热退火工艺在氮气保护气氛中完成，退火温度为950?1000°C，退火时间为10?15秒。
[0016]可选的，所述通过深娃刻蚀工艺形成微台面时刻蚀深度为35?55 μπι。
[0017]可选的，所述通过电子束蒸发工艺形成正电极和负电极包括依次蒸镀钛、铝、镍和金，蒸镀钛的厚度为20nm，蒸镀铝的厚度为150nm，蒸镀镍的厚度为30nm、蒸镀金的厚度为10nm0
[0018]可选的，所述通过电子束蒸发工艺加厚所述正电极和所述负电极包括依次蒸镀镍和金，蒸镀镍的加厚厚度为20nm，蒸镀金的加厚厚度为300nm。
[0019]本发明采取以上技术方案，与现有技术相比，具有以下优点:
[0020]精确控制阻挡层厚度，并提高阻挡层电阻率，从而，最大限度地抑制暗电流，避免了外延生长的阻挡层电阻率低、无法有效抑制暗电流的问题；同时，通过原位掺杂工艺外延生长硅掺磷吸收层，易于控制吸收层掺杂浓度，增加吸收层厚度，解决了离子注入制备吸收层厚度受限的问题，提高探测器的量子效率和响应率。
【附图说明】
[0021]图1为本发明提供的基于SOI阻挡杂质带探测器制备过程中键合高阻硅晶圆后器件的剖面结构示意图；
[0022]图2为本发明提供的基于SOI阻挡杂质带探测器制备完成后器件的剖面结构示意图；
[0023]图1和图2中:
[0024]I SOI材料的底娃层
[0025]2——SOI材料的埋氧层
[0026]3 SOI材料的顶娃层
[0027]4——S1:P吸收层
[0028]5——S1:P导电层
[0029]6 尚阻娃晶圆
[0030]7——电极过渡区
[0031]8——氮化硅钝化层
[0032]9——正电极区
[0033]10——负电极区
[0034]图3为本发明提供的基于SOI阻挡杂质带探测器制备工艺的步骤流程图；
[0035]图4至图13为本发明实施例提供的基于SOI阻挡杂质带探测器制备工艺的过程图。
【具体实施方式】
[0036]为使本发明的上述目的、特征和优点更易于理解，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0037]在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的【具体实施方式】的限制。
[0038]如图1及图2所示，本发明的基于SOI阻挡杂质带探测器(以下简称探测器)的制备方法是在现有成熟的SOI工艺技术基础之上，通过深硅刻蚀和湿法腐蚀工艺来获得高电阻率阻挡层；通过采用原位掺杂工艺精确控制吸收层掺杂浓度，增加吸收层厚度。
[0039]如图3所示，器件制备工艺流程步骤简述如下:
[0040]首先，在SOI材料的顶硅层3上采用原位掺杂工艺外延生长S1:P(掺杂磷离子的硅材料)吸收层4，掺杂浓度4X 117?6X10 17cnT3，厚度25?30 μ m ;
[0041]然后，在吸收层4上继续重掺杂生长S1:P导电层5，掺杂浓度I X 119?3X 1019cnT3，厚度20?30 μπι;在导电层5上键合高阻硅晶圆6 ；
[0042]然后，通过深硅刻蚀工艺去除SOI材料的底硅层I ;通过湿法腐蚀工艺去除埋氧层2 ;通过离子注入及快速热退火工艺在顶硅层3上形成电极过渡区7 ;再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层8 ;
[0043]然后，在氮化硅钝化层8上腐蚀开孔，并通过电子束蒸发工艺形成正电极9和负电极10 ;通过退火工艺形成电极欧姆接触；
[0044]最后，再通过电子束蒸发工艺，加厚正电极9和负电极10，以便于电极引线和器件测试。除了正、负电极区外，器件表面，包括微台面的侧面，覆盖有氮化硅钝化层。
[0045]本发明的技术方案适用于制备低暗电流、高量子效率的阻挡杂质带探测器。本发明的技术方案精确控制阻挡层厚度，并提高阻挡层电阻率，从而，最大限度地抑制暗电流，避免了外延生长的阻挡层电阻率低、无法有效抑制暗电流的问题；同时，通过原位掺杂工艺外延生长S1:P吸收层，易于控制吸收层掺杂浓度，增加吸收层厚度，解决了离子注入制备吸收层厚度受限的问题，提高探测器的量子效率和响应率。
[0046]下面结合图1至图13，举例说明本发明的技术方案:
[0047]如图1及图2所示，本实施例探测器所用的衬底材料为埋氧层2厚度2 μ m、顶硅层3厚度5 μ m、顶硅层3电阻率10000 Ω ^cm的SOI材料；在SOI材料的顶硅层3上采用原位掺杂工艺外延生长S1: P吸收层4，掺杂浓度5X 1017cm_3，厚度30 μ m ;在吸收层4上继续重掺杂生长S1:P导电层5，掺杂浓度2X 1019cm_3，厚度20 μ m ;在导电层5上键合高阻硅晶圆6 ;然后，通过深硅刻蚀工艺去除SOI材料的底硅层I ;通过湿法腐蚀工艺去除埋氧层2 ;通过离子注入及快速热退火工艺在顶硅层3上形成电极过渡区7 ;再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层8 ;然后，在氮化硅钝化层8上腐蚀开孔，并通过电子束蒸发工艺形成正电极9和负电极10 ;通过退火工艺形成电极欧姆接触；最后再通过电子束蒸发工艺，加厚正电极9和负电极10，以便于电极引线及器件测试。除了正、负电极区外，器件表面，包括微台面的侧面，覆盖有氮化硅钝化层。
[0048]本实施例探测器芯片制备的具体工艺流程为(如图3所示):
[0049]SI，清洗SOI材料:依次采用四氯化碳、丙酮、异丙醇、去离子水清洗SOI材料，氮气吹干；
[0050]S2，外延生长吸收层:在SOI材料的顶硅层3上，采用原位掺杂工艺外延生长S1:P吸收层4，掺杂离子P (磷离子)，磷离子掺杂浓度5 X 1017cm_3，厚度30 μ m(见图4)；
[0051]S3，外延生长导电层:在吸收层4上继续采用原位掺杂工艺外延生长S1:P导电层5，掺杂离子P，掺杂浓度2X1019cm_3，厚度20μπι(见图5)；
[0052]S4，键合高