一种导线架及其芯片封装体的制作方法
【技术领域】
[0001]本发明涉及半导体封装技术领域，尤其涉及一种导线架及其芯片封装体
【背景技术】
[0002]半导体器件封装方法是将有晶片切割而成的芯片配置于导线架上并使芯片电性连接至导线架，然后，在通过封装胶体包覆芯片，防止芯片收到外界恶劣环境的损害，并提供芯片与外部电路之间电性连接的媒介。
[0003]目前的封装方法是将芯片通过结合材粘接在导线架的芯片座上，然后通过焊接金线，将芯片和引脚进行电性连接，由于焊线的存在，其封装面积大，封装体积大，封装工艺复杂O
【发明内容】
[0004]本发明的目的在于提出一种导线架及其芯片封装体，能够减小封装面积、减小封装体积。简化封装工艺。
[0005]为达此目的，本发明采用以下技术方案:
[0006]第一方面，一种导线架，包括第一导线架和桥框架，
[0007]所述第一导线架包括第一芯片座、多个第一外部引脚和第一外框，所述第一外部引脚的外端与所述第一外框连接，其内端与所述第一芯片座连接，
[0008]所述桥框架包括第二芯片座、多个第二外部引脚和第二外框，所述第二外部引脚的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外框的高度高于所述第二外部引脚的高度，低于所述第二芯片座的高度，
[0009]所述桥框架叠合到所述第一导线架的上方时，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。
[0010]进一步地，所述第一外框与所述第二外框的外形尺寸一致，所述桥框架和所述第一导线架相互叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
[0011]进一步地，所述第二外部引脚和所述第一外部引脚交错设置。
[0012]进一步地，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
[0013]进一步地，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
[0014]第二方面，一种芯片封装体，包括:
[0015]第一导线架，所述第一导线架包括第一芯片座、多个第一外部引脚，所述第一外部引脚的内端与所述第一芯片座连接；
[0016]桥框架，所述桥框架叠合到所述第一导线架上，所述桥框架包括第二芯片座、多个第二外部引脚，所述第二外部引脚的内端与所述第二芯片座连接，所述第二外部引脚折弯成槽型，所述第二外部引脚的底部与所述第一导线架下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间；
[0017]倒装芯片，所述倒装芯片的作用面焊接在所述第一芯片座的上表面，其非作用面粘接在所述第二芯片座的下表面；
[0018]封装胶体，包覆所述倒装芯片和桥框架。
[0019]进一步地，所述第二外部引脚和所述第一外部引脚交错设置。
[0020]进一步地，相邻的所述第一外部引脚之间设置有空缺，所述第二外部引脚放置于所述空缺处。
[0021]进一步地，所述桥框架和所述第一导线架相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
[0022]进一步地，所述桥框架的上表面包覆于所述封装胶体内或者所述桥框架的上表面外漏于所述封装胶体外。
[0023]本发明提供的一种导线架及其芯片封装体，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本发明实施例一提供的一种导线架的结构示意图；
[0026]图2是图1中A-A的剖视结构示意图；
[0027]图3是本发明实施例一提供的第一导线架的结构示意图；
[0028]图4是本发明实施例一提供的桥框架的结构示意图；
[0029]图5是本发明实施例二提供的一种芯片封装体的主视结构示意图；
[0030]图6是本发明实施例二提供的一种芯片封装体的有视结构示意图；
[0031]图7是本发明实施例二提供的一种芯片封装体的后视结构示意图；
[0032]图8是本发明实施例二提供的一种芯片封装体的纵剖结构示意图；
[0033]图9是本发明实施例三提供的一种芯片封装体的主视结构示意图；
[0034]图10是本发明实施例三提供的一种芯片封装体的有视结构示意图；
[0035]图11是本发明实施例三提供的一种芯片封装体的后视结构示意图；
[0036]图12是本发明实施例三提供的一种芯片封装体的纵剖结构示意图；
[0037]图13是本发明实施例四提供的一种导线架的结构示意图；
[0038]图14是图1中B-B的剖视结构示意图；
[0039]图15是本发明实施例四提供的第一导线架的结构示意图；
[0040]图16是本发明实施例四提供的桥框架的结构示意图；
[0041]图17是本发明实施例五提供的一种芯片封装体的主视结构示意图；
[0042]图18是本发明实施例五提供的一种芯片封装体的有视结构示意图；
[0043]图19是本发明实施例五提供的一种芯片封装体的后视结构示意图；
[0044]图20是本发明实施例五提供的一种芯片封装体的纵剖结构示意图；
[0045]图21是本发明实施例六提供的一种芯片封装体的主视结构示意图；
[0046]图22是本发明实施例六提供的一种芯片封装体的有视结构示意图；
[0047]图23是本发明实施例六提供的一种芯片封装体的后视结构示意图；
[0048]图24是本发明实施例六提供的一种芯片封装体的纵剖结构示意图。
[0049]其中:
[0050]10、第一导线架 11、第一芯片座 12、第一外部引脚
[0051]13、第一外框 14、空缺
[0052]20、桥框架21、第二芯片座 22、第二外部引脚
[0053]23、第二外框
[0054]30、空间40、倒装芯片 50、封装胶体
【具体实施方式】
[0055]为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0056]实施例一:
[0057]参考图1至图4，本发明实施例一提供的一种导线架，包括第一导线架10和桥框架20，
[0058]所述第一导线架10包括第一芯片座11、多个第一外部引脚12和第一外框13，所述第一外部引脚12的外端与所述第一外框13连接，其内端与所述第一芯片座11连接，所述第一芯片座11上、下、左、右均设置有第一外部引脚12，按照顺序依次为1201、1202、1203、1204，所述第一外部引脚1203和1202之间设置有空缺14，
[0059]所述桥框架20包括第二芯片座21、多个第二外部引脚22和第二外框23，所述第二外部引脚22的外端与所述第二外框23连接，其内端与所述第二芯片座21连接，所述第二外部引脚22折弯成槽型，所述第二外框23的高度高于所述第二外部引脚22的高度，低于所述第二芯片座21的高度，
[0060]所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚22放置在所述空缺14中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30。
[0061]本发明提供的一种导线架，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低。
[0062]其中，所述第一外框13与所述第二外框23的外形尺寸一致，所述桥框架20和所述第一导线架10相互叠合时，所述第一外框13的上表面与所述第二外框23的下表面相接触。
[0063]其中，所述桥框架20和所述第一导线架10相互叠合时，位于左边和右边及上边和下边的外部引脚的数量、位置和尺寸相一致。
[0064]实施例二:
[0065]本实施例提供的一种芯片封装体由实施例一提供的一种导线架来实现封装。
[0066]参考图5至图8，本发明实施例二提供的一种芯片封装体，包括:
[0067]第一导线架10，所述第一导线架10包括第一芯片座11、多个第一外部引脚12，所述第一外部引脚12的内端与所述第一芯片座11连接，所述第一芯片座11上、下、左、右均设置有第一外部引脚12，按照顺序依次为1201、1202、1203、1204组成，所述第一外部引脚1203和1202之间设置有空缺14 ；
[0068]桥框架20，所述桥框架20叠合到所述第一导线架10上，所述桥框架20包括第二芯片座21、多个第二外部引脚22，所述第二外部引脚22的内端与所述第二芯片座21连接，所述第二外部引脚22折弯成槽型，所述桥框架20叠合到所述第一导线架10的上方时，所述第二外部引脚22放置在所述空缺14中，所述第二外部引脚22的底部与所述第一导线架10下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30 ；
[0069]倒装芯片40，所述倒装芯片40的作用面焊接在所述第一芯片座11的上表面，其非作用面粘接在所述第二芯片座21的下表面；
[0070]封装胶体50，包覆所述倒装芯