克服高速宽带信号路由的封装和连接器中的多重反射的制作方法
【专利说明】克服高速宽带信号路由的封装和连接器中的多重反射
[0001]通过引用的并入
[0002]本公开内容要求于2012年7月16日提交的美国临时申请第61/672，065号的权益，其公开内容通过引用的方式全部并入于此。
【背景技术】
[0003]这里所提供的【背景技术】描述是为了总体上给出本公开内容的背景。就该【背景技术】部分中所描述的工作的范围以及描述中在提交时并不以其它方式构成现有技术的方面而言，本发明人的工作既非明确也非隐含地被承认构成相对本公开内容的现有技术。
[0004]半导体芯片在输入或输出(I/O)单元处生成或接收高速I/O信号并且将该信号传导至封装端子或者从封装端子传导信号。该高速I/o信号在传输线上行进，该传输线意在在一段距离内保持信号保真度。I/o单元是集成的主动和被动元件的群组。封装端子将半导体芯片耦合至外部设备。半导体芯片的VO单元可以将高速I/O信号耦合至基于差分配对的传输线、单端点的传输线或波导。基于差分配对的传输线包括一个或多个返回路径(接地)平面。
[0005]半导体芯片封装的传输线通过施加阻抗非连续性的电阻、电容和电抗而在任一端终止。这样的非连续性连同传输线(迹线)的长度一起限制了信号的传输。因此，在通过半导体芯片封装传送例如串行解串器差分信号之类的高速宽带信号的同时，由于芯片中的非连续性而以不同频率发生多重反射。多重非连续性导致在迹线中所进行传送的宽带信号中出现所不期望看到的反射。由于该多重非连续性所导致的非线性信号失真被称作“插入损耗偏差”，这使得通过传输线进行传播的信号的质量出现退化。
【发明内容】
[0006]本公开内容提供了一种半导体电路封装，其包括至少一条迹线，其具有被配置为接收宽带信号的第一端子和被配置为输出该宽带信号的第二端子。该电路封装还包括沿着该迹线的纵向长度、在预定位置进行定位的短截线(stub)，其中该短截线被配置为通过引起多频率反射而减少该迹线中的宽带反射，该多频率反射对将要被添加至沿着该迹线进行传送的信号中的至少一些宽带反射造成相消地干涉。
[0007]根据另一个实施例，提供了一种减少集成电路封装中的宽带反射的方法，该方法包括步骤:在输入端子处接收包括多个高信号频率的宽带信号；通过传输线将该宽带信号从该输入端子传输至输出端子；并且沿着该传输线、在预定位置处提供具有预定长度和短截线阻抗的短截线，以引起多重频率信号，该多重频率信号与将要被添加至在该传输线上承载的信号的宽带反射相消地干涉。
[0008]根据另一个实施例，提供了一种半导体封装系统，其包括通过连接器进行连接的第一印刷电路板和第二印刷电路板，该连接器被配置为将宽带信号从第一印刷电路板传送至第二印刷电路板。该系统进一步包括沿着连接器导线的纵向长度、在预定位置进行定位的短截线，其中该短截线被配置为通过引起多频率反射而减少该连接器中的宽带反射，该宽带反射主要由该连接器两侧的过孔非连续性而引起，该多频率反射与将要被添加至沿着该连接器进行传送的信号中的宽带反射相消地干涉。
【附图说明】
[0009]现在将参考以下附图对作为示例而提供的本公开内容的各个实施例进行详细描述，其中同样的附图标记指代同样的要素，并且其中:
[0010]图1A示出了依据一个实施例的具有差分传输线的半导体IC封装的示例；
[0011]图1B示出了依据一个实施例的安装在印刷电路板上的半导体封装的示例；
[0012]图2图示了时域反射计(TDR)图；
[0013]图3A和3B图示了频域图，其描绘了不具有非连续性的迹线以及具有电容非连续性的迹线的插入损耗和回波损耗；
[0014]图4A和4B图示了描绘使用短截线的迹线以及具有电容非连续性的迹线的插入损耗和回波损耗的非限制性示例。
[0015]图5示出了描绘确定迹线参数以减轻反射的过程的流程图。
【具体实施方式】
[0016]图1A示出了半导体IC封装100的示例，其包括具有半导体芯片110的封装主体105，该半导体芯片110具有输入-输出(I/O)单元110A。封装主体105进一步包括传输线120，其包括经由第一耦合器115而耦合至该输入输出(I/O)单元IlOA的一对传输线(迹线)120A和120B，其中一对传输线120A和120B被配置为传送差分信号。第二耦合器125将传输线120A和120B耦合至端子130的相应端子130A和130B。如所示出的，传输线120A和120B还分别包括短截线107A和107B。
[0017]在操作中，I/O单元IlOA生成或接收高速数字或模拟I/O信号。例如，I/O单元I1A生成或接收具有25.78125Gbps线路速率或者符合25Gbps 802.3b j标准的数据信令速率的信号。I/O单元IlOA包括预加强、均衡、区分等的电路。例如，I/O单元IlOA包括对信号进行预加强的预驱动器或者对所接收的信号施加均衡的CTLE (连续时间线性均衡器)。
[0018]I/O单元IlOA的阻抗包括固有电容、电感、电阻或者电阻和电抗组件的组合。另夕卜，I/o单元IlOA的阻抗可以是纯电阻式的。换句话说，I/O单元IlOA的阻抗可以是依赖于频率的，其在一个或多个频带中从表现均等电容电抗分量变为均等感抗分量。I/O单元IlOA和端子130的依赖于频率的阻抗例如使用矢量网络分析器(VNA)进行测量，并且按照时域反射计(TDR)图形、史密斯图、回波损耗频域图形等进行显示。I/O芯片IlOA的阻抗可以被认为关于用于对传输线120的传输特性进行优化的方法是恒定的。
[0019]相对于传输线120的阻抗，相对于系统所定义的特征阻抗和/或除了 I/O单元IlOA和端子130的阻抗非连续性之外，第一和第二耦合器115和125表现出阻抗非连续性。第一和第二耦合器115和125将高速I/O信号耦合到传输线120上或与之脱离耦合。例如，第一和第二耦合器115和125在不同材料的系统之间耦合高速信号，诸如在IC接线焊盘和镀金镍引线框之间，或者在IC凸块焊盘和封装衬底之间(通过使用凸块)，或者通过使用焊球在封装衬底和印刷电路板之间。
[0020]第一和第二耦合器115-125可以是电感性的，诸如球-楔接线键合、楔-楔接线键合、带式连接、超声焊接引线、焊料引线、电容性耦合器、凸块、铜柱凸块等。例如，接合线可以为ImiUP 0.0Ol英寸的销或金接合线，其超声焊接至I/O单元IlOA的焊盘。第一和第二耦合器115-125在I/O单元I1A和端子130之间耦合宽带、高线路速率信号。宽带信号占据作为数字符号速率、比特流或线路速率的重要部分的带宽。第一和第二耦合器115-125分别在I/O单元110和传输线120之间以及在传输线120和端子130之间表现出阻抗非匹配或非连续性。例如，耦合器115可以由于倒装式封装的球-楔接线键合、凸块和过孔而表现出感抗或阻抗非连续性。
[0021]在一个实施例中，传输线120将高速宽带I/O信号承载至端子130。该传输线120是阻抗控制的结构，诸如微波传输带、电介质条状线、槽线、脊形波导、共面波导(CPW)传输线或者接地-信号-接地(GSG)迹线的集合、接地-信号-接地-信号-接地(GSGSG)迹线的集合，等等。传输线120将单端或差分信号耦合至端子130中相对应数量的元件，诸如端子130A和130B。
[0022]另外，传输线120通过性能优化方法被调节，该方法减少了插入损耗并且使得从I/O单元I