射频结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别是涉及一种射频结构及其形成方法。
【背景技术】
[0002] 射频（Radio Frequency，RF)，表示可以福射到空间的电磁频率，频率范围从 300KHZ?300GHz之间。由于具有超强的辐射能力，因此在远距离传输上得以被利用，基于 此，射频结构应运而生，并作为了无线通信领域中的重要设备。
[0003] 在现有技术中，如果直接采用普通的衬底形成既包括数字逻辑电路又包括射频电 路的集成电路，所述射频电路会引起衬底和集成电路电感耦合，并且集成电路电感器的电 感性能下降。为了在单个集成电路上集成更多的功能，通常采用绝缘体上硅（SOI)作为衬 底来解决这一问题，并且可以降低滞留功耗，具有优良的抗串扰能力。
[0004] 如图1，现有技术中的射频结构，采用具有陷阱富集层（Trap Rich Layer)的绝缘 体上硅制成，包括：高阻率的衬底100 ;覆盖所述衬底100的陷阱富集层101，用于冻结射频 信号在衬底100中的载流子，提高射频结构的信号传输质量；覆盖所述陷阱富集层101的埋 氧化层（Buried Oxide) 102 ;以及覆盖所述埋氧化层102的顶层娃103,用于形成射频元件， 例如晶体管、电容等。
[0005] 但是，这种射频结构成本较高，因此，如何能够兼顾抗串扰能力和成本，是一个需 要解决的问题。
【发明内容】
[0006] 本发明的目的在于，提供一种射频结构及其形成方法，在确保抗串扰能力的情况 下，还能降低制作成本。
[0007] 为解决上述技术问题，本发明提供一种射频结构的形成方法，包括：
[0008] 提供前端结构，包括衬底，形成于所述衬底上的埋氧化层、形成于所述埋氧化层上 的有源区和浅沟槽隔离，以及形成于所述有源区和浅沟槽隔离上的层间介质层；
[0009] 在所述前端结构上涂敷光阻并进行图案化；
[0010] 以图案化的光阻为掩膜，进行刻蚀形成第一通孔，所述第一通孔延伸至衬底中；
[0011] 通过所述第一通孔在衬底中引入损伤；
[0012] 在所述第一通孔中形成填充层；
[0013] 在所述层间介质层上形成金属层。
[0014] 可选的，对于所述的射频结构的形成方法，通过氩离子注入在衬底中引入损伤。
[0015] 可选的，对于所述的射频结构的形成方法，所述氩离子注入剂量大于等于1016/ cm 2〇
[0016] 可选的，对于所述的射频结构的形成方法，在所述前端结构上涂敷光阻并进行图 案化之前，还包括：
[0017] 在所述前端结构上形成掩膜层。
[0018] 可选的，对于所述的射频结构的形成方法，所述掩膜层的材质为氮化硅，其厚度为 1200A?1800A。
[0019] 可选的，对于所述的射频结构的形成方法，所述第一通孔延伸至衬底的深度为 1 u m ~ 2 u m。
[0020] 可选的，对于所述的射频结构的形成方法，所述埋氧化层的厚度为0. lym? 2 ym，所述浅沟槽隔离的厚度为0? 1 ym?0? 4 ym，所述层间介质层的厚度为0? 65 ym? 1 u m，
[0021] 可选的，对于所述的射频结构的形成方法，所属第一通孔的宽度为0. 5 y m? 1 u m〇
[0022] 可选的，对于所述的射频结构的形成方法，包括采用掺氟硅玻璃和/或正硅酸乙 酯，进行分步式多次填充所述第一通孔。
[0023] 可选的，对于所述的射频结构的形成方法，经过填充后，所述第一通孔中形成有孔 洞。
[0024] 可选的，对于所述的射频结构的形成方法，在填充所述第一通孔之后，在所述层间 介质层上形成金属层之前，还包括：
[0025] 去除填充第一通孔时形成在掩膜层上的残余物；
[0026] 去除所述掩膜层；
[0027] 在所述层间介质层中形成第二通孔，所述第二通孔暴露出有源区；以及
[0028] 填充所述第二通孔形成插塞。
[0029] 相应的，本发明提供一种利用如上所述的射频结构的形成方法形成的射频结构， 包括：
[0030] 衬底，所述衬底中引入有损伤；
[0031] 位于所述衬底上的埋氧化层；
[0032] 位于所述埋氧化层上的有源区和浅沟槽隔离；
[0033] 位于所述有源区和浅沟槽隔离上的层间介质层；以及
[0034] 位于所述层间介质层上的金属层。
[0035] 可选的，对于所述的射频结构，还包括位于所述层间介质层中的插塞，所述插塞一 端连接于所述有源区，另一端连接于所述金属层。
[0036] 可选的，对于所述的射频结构，还包括填充层，所述填充层贯穿所述层间介质层、 浅沟槽隔离以及埋氧化层，且包括深入衬底中的部分。
[0037] 可选的，对于所述的射频结构，所述填充层中形成有孔洞。
[0038] 与现有技术相比，本发明提供的射频结构及其形成方法中，在所述衬底中引入有 损伤，从而破坏衬底的原有结构，以此提高了抗串扰能力；并且该方法与CMOS工艺能够结 合，也降低了制作成本；
[0039] 进一步的，通过在制作过程中形成掩膜层，作为CMP停止层，提高了后续工艺的平 整度。
【附图说明】
[0040] 图1为现有技术中射频结构的示意图；
[0041] 图2为本发明实施例中射频结构的形成方法的流程图；
[0042] 图3-图11为本发明实施例中在射频结构的形成过程中的示意图。
【具体实施方式】
[0043] 下面将结合示意图对本发明的射频结构及其形成方法进行更详细的描述，其中表 示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然 实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而 并不作为对本发明的限制。
[0044] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0045] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0046] 本发明的核心思想在于，提供一种射频结构及其形成方法，通过对衬底进行离子 注入对其造成损伤，进而提高了抗串扰能力，并且能够与CMOS工艺结合，从而降低了制作 成本。
[0047] 该方法包括：
[0048] 步骤S201，提供前端结构，包括衬底，形成于所述衬底上的埋氧化层、形成于所述 埋氧化层上的有源区和浅沟槽隔离，以及形成于所述有源区和浅沟槽隔离上的层间介质 层；
[0049] 步骤S202,在所述前端结构上涂敷光阻并进行图案化；
[0050] 步骤S203,以图案化的光阻为掩膜，进行刻蚀形成第一通孔，所述第一通孔延伸至 衬底中；
[0051] 步骤S204,通过所述第一通孔在衬底中引入损伤；
[0052] 步骤S205,在所述第一通孔中形成填充层；
[0053] 步骤S206,在所述层间介质层上形成金属层。
[0054] 以下列举所述射频结构及其形成方法的较优实施例，以清楚说明本发明的内容， 应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常 规技术手段的改进亦在本发明的思想范围之内。
[0055] 请参考图2?图11，图2为本发明实施例中射频结构的形成方法的流程图；图3? 图11为本发明实施例中射频结构的形成方法的过程中的示意图。
[0056] 如图2所示，在本实施例中，所述射频结构的形成方法包括：
[0057] 首先，请参考图3,执行步骤S201，提供前端结构，包括衬底300,形成于所述衬 底300上的埋氧化层301、形成于所述埋氧化层301上的有源区（ACT) 303及浅沟槽隔离 (STI)302 ;较佳的，所述衬底300可以采用电阻率相对较高的单晶硅材质，以减少高频信号 下对衬底300的损耗和串扰。所述有源区303所在区域作为器件区，用于射频元件（例如 CMOS结构）的形成，因此本发明提供的射频结构的形成方法，能够与CMOS工艺结合起来，也 就降低了制作成本，而