一种改善半导体样品定点研磨过程中平坦性的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，特别是涉及一种改善半导体样品研磨过程中平坦性的方法。
【背景技术】
[0002]集成电路在研制，生产和使用中都会发生失效，通过失效分析工作可以提高产品的合格率和可靠性以及提供设计验证和设计纠错，加快产品的研制速度，因此失效分析是半导体生产过程中必不可少的一个环节。失效分析的特征是利用高倍显微镜和扫描显微镜等设备观察失效部位的形状、大小、位置、颜色、机械和物理结构、物理特性等，表征并阐明与以上失效模式有关的各种失效现象。
[0003]失效分析的常用工具透射电子显微镜(TEM)，一般被用来分析样品的形貌、金相结构和样品成品分析。随着IC的线度向亚微米发展，TEM极高的分辨率和极强的分析能力要求电子束穿透样品，样品观察区需要研磨使其厚度减薄至0.1um以下，这就使得半导体样品的制备很困难。因此对于TEM分析来说最为关键的一步就是制样，样品制作的好坏直接关系到失效分析结果的完整与准确。
[0004]对于铜制程而言，采用的是大马士革结构的布线方式，其引入使得晶片表面既有很密集的金属互连区域，也有几乎无图形的区域(或没有金属线)。当金属线紧密地挤在一起时，机械研磨过程中对金属结构可能产生不必要的侵蚀。另外，当研磨至S12介质层与铜导线时，因两者的硬度不同，抗磨性也不同，所以会造成缺陷以及研磨后晶片表面的不平坦。
[0005]在失效分析过程中，对大马士革布线方式的铜制程样品而言，目前并没有成熟的逐层研磨方法来保证样品表面的平坦性，主要是通过人工定点研磨，一边磨一边用显微镜观察目标点的方法。
[0006]同时，为了降低集成电路中寄生电容，导线间的介质材料使用低K介电常数材料代替氧化硅。而低介电常数材料的机械性能较弱，更容易被机械研磨过程中的机械作用损伤，甚至由于按压造成材料变形。而失效分析很难避免表面研磨，目前并无适合的方法来解决。
[0007]失效分析的另一对象是已经封装的芯片，目标点处于芯片的边缘地带。研磨受到边缘效应的影响，边缘研磨速度非常快使得目标点不完整甚至很容易被磨掉，导致失效工作的失败。如果要解决上述问题，可以适当修改光罩，加一些傀儡结构，缺点是工艺更复杂，会造成成本的上升，同时也会给芯片切割带来潜在的隐患。
[0008]鉴于此，有必要提供一种新的方法以解决上述技术问题。
【发明内容】
[0009]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善半导体样品定点研磨过程中平坦性的方法，用于解决现有技术中用于失效分析的样品在研磨过程中引起表面材料变形以及由于边缘效应导致的目标点不完整的问题。
[0010]为实现上述目的及其他相关目的，本发明提供一种改善半导体样品定点研磨过程中平坦性的方法，其特征在于，该方法包括以下步骤:
[0011](I)提供一半导体样品，所述半导体样品中包含用于失效分析的目标点；
[0012](2)刻蚀所述半导体样品，形成包围该目标点的槽；
[0013](3)在所述槽中填充金属，形成包围目标点的金属框。
[0014]优选地，所述步骤(2)中采用聚焦离子束刻蚀工艺刻蚀所述半导体样品，形成包围该目标点的槽。
[0015]优选地,所述包围该目标点的槽为闭合槽；所述包围目标点的金属框为闭合金属框。
[0016]优选地，所述包围该目标点的槽的截面形状为圆形或者任意多边形。
[0017]优选地，所述步骤(3)中的金属包括钨或钼。
[0018]优选地，所述步骤(I)中的目标点位于芯片的边缘。
[0019]优选地，所述槽的截面为正方形，所述目标点与槽的内边框垂直距离大于或等于5um。
[0020]优选地，所述槽的深度h为l-4um，所述槽的宽度d为0.5-2um。
[0021]优选地，所述槽的横截面形状为U型或V型。
[0022]如上所述，本发明提供的改善半导体样品定点研磨过程中平坦性的方法，具有以下有益效果:目标点周围形成金属框使得目标点周围结构均匀，有利于使研磨平稳得进行，提高样品表面研磨的可控性和平整度；目标点四周有金属框支撑，对目标点起到保护作用，可以起到减少研磨压力对前层材料造成的变形，为失效分析后期制备不同方向的半导体样品做好了准备；金属框的形成，使目标点在光学/电子显微镜下形成了明显的标识，不需要额外做标记；对于处于芯片边缘的目标点，克服了边缘效应对失效分析的影响。
【附图说明】
[0023]图1显示为本发明的一种改善半导体样品定点研磨过程中平坦性的方法的流程图。
[0024]图2a显示为本发明一实施例的俯视示意图。
[0025]图2b显示为图2a沿着AA方向的剖面结构示意图。
[0026]图2c显示为图2b中闭合槽23中填充金属后的剖面示意图。
[0027]图2d、图2e分别显示为不同于图2b中闭合槽23的另外两种闭合槽的横截面示意图。
[0028]图3为本发明的另一实施例的俯视示意图。
[0029]图4显示为不同于图2a中闭合槽23的另一种闭合槽的剖面示意图。
[0030]图5、图6分别显示为不同于图2a中闭合槽23的另外两种非闭合槽的剖面示意图。
[0031]元件标号说明
[0032]21晶片
[0033]22、32目标点
[0034]23、33、41闭合槽
[0035]211晶片有效层
[0036]212硅衬底
[0037]231金属框
[0038]24U型横截面槽
[0039]25V型横截面槽
[0040]31芯片
[0041]51半圆形非闭合槽
[0042]61任意多边形非闭合槽
【具体实施方式】
[0043]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0044]请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
[0045]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中用于失效分析的样品在研磨过程中引起表面材料变形以及由于边缘效应导致的目标点不完整的问题。显然，本发明的实施并不限定半导体领域技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述之外，本发明还可以具有其他实施方式。
[0046]实施例一
[0047]如图1所示，本实施例中以用于做失效分析的晶片作为半导体样品说明。所述改善半导体样品定点研磨过程中平坦性的方法至少包括步骤Sll到步骤S13。步骤Sll:提供一晶片21，该晶片中包含用于失效分析的目标点。需要说明的是该晶片指的是经过集成电路制造工艺生产后的未经切割的完整的晶片，该晶片满足45nm及其以下的制造工艺。
[0048]如图2a所示的是一个制作样品的俯视图，图中的十字形点状结构表示目标点22,用于失效分析的目标点22可能处于晶片21切割道上，也可能处于晶片21切割道以外的位置。无论是以上哪种情况，其共有的性质是，该目标点22的周围较空旷，即目标点22的四周都没有设计足够的傀儡结构。目标点的搜寻可以用聚焦离子束(FIB)机台进行定位。其中一种方法是用FIB配备的自动定位导航系统定位，当生产线的缺陷检视系统发现制程异常时，可将晶片上缺陷的计算机档案传送到自动定位导航系统，离子束显微镜即可迅速找到缺陷的位置；另一种方法是用光学显微镜辅助扫描电子显微镜SEM来定位。SEM具有视野大的特性，而且由于光对晶片上二氧化硅层次的穿透性很好，因此需要先在SEM下确定(目标点)失效点的大致位置，然后将已经标出的大致失效位置的样品放入FIB用电子束观察，由于电子束扫描显微镜的倍率很高，这样便可以在这个标记出的区域中，根据晶片上的图形区域的不同，找到失效的目标点的位置。除此以外，还可以用比如FIB的电位对比度方法或者对样品加电后借助红外热像仪的方法以及液晶测试等方法找到目标点。
[0049]步骤