一种源极抬高电压使用的高压ldmos及其制造方法
【技术领域】
[0001]本申请涉及一种LDMOS(横向扩散金属氧化物半导体)器件。
【背景技术】
[0002]源极抬高电压使用(high side)的LDMOS器件是指LDMOS的源极接一电压，例如与漏极接同一电压；这与通常的LDMOS器件的源极接地有着显著区别。
[0003]请参阅图1，这是一种现有的源极抬高电压使用的η型LDMOS器件。在ρ型衬底中具有η型埋层，η型埋层之上具有η型外延层。η型埋层的侧壁与一圈P型埋层相接触，P型埋层之上为P阱一，P阱一中有P型重掺杂的衬底引出端。由P阱一、P型埋层和η型埋层形成了一个碗状的隔离环(isolating ring)，将η型外延层和ρ型衬底相隔离。在η型外延层中具有P阱二和η讲。在ρ阱二的表面具有η型重掺杂的源区和ρ型重掺杂的体区引出端。在η型外延层中且在η阱之上为η型漂移区。在η型漂移区的表面具有η型重掺杂的漏极。在η型外延层的表面和η型漂移区的表面具有多个隔离结构，用来隔离衬底引出端和漏极、以及隔离漏极和栅极。在源极的外侧且在P阱二之上、η型外延层之上、η型漂移区之上具有栅氧化层和栅极，栅极还部分地位于漂移区之上的隔离结构之上。
[0004]图1所示的LDMOS器件可以采用BCD (bipolar-CM0S_DM0S)工艺制造，制程例如为0.35 μ mo该LDMOS器件的击穿电压受限于两个方面:首先是隔离环结构中η型埋层与ρ型埋层之间的击穿电压，其次是漏极与源极之间的击穿电压。该LDMOS器件由于η型外延层的厚度较薄(厚度仅为4.5 μ m)，且η型外延层下方具有η型埋层，使得器件耐压无法提升到70V以上。即便增加η型漂移区的长度，该LDMOS的耐压通常仅可达到50V，因此该LDMOS通常只能用作40V耐压的源极抬高电压使用的功率器件。
【发明内容】
[0005]本申请所要解决的技术问题是提供一种新型结构的源极抬高电压使用的高压LDM0S，通过优化结构来提升器件耐压。
[0006]为解决上述技术问题，本申请源极抬高电压使用的高压LDMOS器件被一个碗状的隔离环所包围；所述隔离环包括在P型衬底与η型外延层的交界面的η型埋层和P型埋层、P型埋层上方的P阱；η型埋层与P型埋层的侧面不接触，两者具有一定距离，从而提高了 η型埋层与P型埋层之间的耐压；所述P型埋层与漏极在垂直方向上至少部分重叠，从而令P型埋层对漏极生成降低表面电场作用以提升漏极对源极的耐压；所述η型埋层在源极和体区引出端的正下方，从而对源极和体区引出端对P型衬底进行高压隔离。
[0007]本申请源极抬高电压使用的高压LDMOS器件的制造方法包括如下步骤:
[0008]第I步，在ρ型衬底中离子注入形成η型注入区；
[0009]第2步，在ρ型衬底中离子注入形成P型注入区；ρ型注入区与η型注入区的侧面不接触，两者之间具有一定距离；
[0010]第3步，在P型衬底之上形成η型外延层；ρ型注入区变为P型埋层，η型注入区变为η型埋层；ρ型埋层和η型埋层均在ρ型衬底和η型外延层的交界面处；
[0011]第4步，在η型外延层表面热氧化生长出第一氧化硅，并淀积氮化硅，再采用光刻和刻蚀工艺去除部分位置的氮化硅和第一氧化硅；接着在暴露的η型外延层表面热氧化生长出第二氧化硅作为隔离结构；最后采用湿法腐蚀工艺去除氮化硅；
[0012]第5步，在η型外延层中离子注入形成η阱；
[0013]第6步，在η阱上形成η型漂移区；
[0014]第7步，在η型外延层中形成ρ阱一和ρ阱二 ；ρ阱一、ρ型埋层和η型埋层构成了包围LDMOS的隔离环；
[0015]第8步，在η型外延层上热氧化生长出第三氧化硅，并淀积多晶硅，再形成多晶硅栅极及其下方的栅氧化层；
[0016]第9步，离子注入以在ρ阱一中形成衬底引出端，在漂移区中形成漏极，在P阱二中形成源极和体区引出端；漏极与P型埋层在垂直方向上至少部分重叠；源极和体区引出端在η型埋层的正上方。
[0017]本申请通过结构优化可在相同的制造工艺和制程下提升源极抬高电压使用的高压LDMOS的击穿电压，从而可用于高耐压的源极抬高电压的使用环境。
【附图说明】
[0018]图1是一种现有的源极抬尚电压使用的η型LDMOS器件的结构不意图；
[0019]图2是本申请的源极抬高电压使用的η型LDMOS器件的结构示意图；
[0020]图3是现有的源极抬高电压使用的LDMOS器件的BVoff (off-state breakdownvoltage，关断状态击穿电压)示意图；
[0021 ] 图4是现有的源极抬高电压使用的LDMOS器件的BVon (on-state breakdownvoltage，导通状态击穿电压)示意图；
[0022]图5是本申请的源极抬高电压使用的LDMOS器件的BVoff示意图；
[0023]图6是本申请的源极抬高电压使用的LDMOS器件的BVon示意图。
【具体实施方式】
[0024]请参阅图2，这是本申请的源极抬高电压使用的η型LDMOS器件。在ρ型衬底中具有η型外延层。在ρ型衬底与η型外延层的交界面具有η型埋层和ρ型埋层。η型埋层与P型埋层的侧面不接触，两者具有一定距离。在P型埋层之上为P阱一，P阱一中有P型重掺杂的衬底引出端。在η型外延层中具有ρ讲二和η讲，ρ讲二在η型埋层的正上方。在ρ阱二的表面具有η型重掺杂的源区和ρ型重掺杂的体区引出端。在η型外延层中且在η阱之上为η型漂移区。在η型漂移区的表面具有η型重掺杂的漏极。漏极与ρ型埋层在垂直方向上至少部分重叠(overlap)。在η型外延层的表面和η型漂移区的表面具有多个隔离结构，用来隔离衬底引出端和漏极、以及隔离漏极和栅极。在源极的外侧且在P阱二之上、η型外延层之上、η型漂移区之上具有栅氧化层和栅极，栅极还部分地位于漂移区的隔离结构之上。
[0025]与现有的源极抬高电压使用的高压LDMOS器件相比，本申请的源极抬高电压使用的高压LDMOS器件具有如下改进:
[0026]其一，原本的P型埋层与η型埋层在侧面相接触，而完全隔离η型外延层和ρ型衬底。本申请通过版图设计使得P型埋层与η型埋层在侧面不接触，两者之间具有一定间距，从而提高了 P型埋层与η型埋层之间的击穿电压。
[0027]其二，由于η型外延层的厚度较薄，本申请使得漏极与ρ型埋层在垂直方向上重叠，此时P型埋层对漏极起到了 Resurf (降低表面电场)的作用，从而提高了源极与漏极之间的耐压。
[0028]其三，η型埋层仍然在ρ阱二的正下方，因此还能确保源极和体区引出端对P型衬底的高压隔离，该LDMOS器件仍能用作源极抬高电压使用的功率器件。
[0029]请参阅图3和图4，图1所示的现有LDMOS的BVoff约为48V，BVon约为50V，通常只能用作40V耐压的源极抬高电压使用的功率器件。
[0030]请参阅图5和图6，图2所示的本申请LDMOS的BVoff约为85V，BVon约为77V，可用作70V耐压的源极抬高电压使用的功率器件。
[0031]本申请的LDMOS仍采用现有的B⑶工艺和0.35 μ m制程，也不需要额外的光刻掩模版，就能将器件耐压提升60%以上(以48V与77V进行比较)，极大地扩展了应用环境。
[0032]本申请的源极抬高电压使用的高压LDMOS器件的制造方法包括如下步骤:
[0033]第I步，采用光刻和离子注