一种具有界面钝化层的锑化镓基半导体器件及其制备方法
【技术领域】
[0001]本发明涉及一种具有界面钝化层的锑化镓基半导体器件及其制备方法，属于半导体器件技术领域
【背景技术】
[0002]随着器件尺寸按比例缩小越来越接近硅的极限，II1- V族化合物半导体作为金属氧化物半导体场效应晶体管(MOSFETs)的沟道材料开始进入研宄人员的视线。在众多II1- V族化合物半导体材料当中，锑化镓(GaSb)具有最高的空穴迀移率(?1400cm2/Vs)，同时锑化镓的禁带宽度为0.73eV，能有效地维持表面沟道晶体管的开关比，并且由于锑化镓的费米能级扎钉于价带，P型锑化镓能与金属形成低电阻率的欧姆接触，这些条件都有利于锑化镓基pMOSFETs的制备。
[0003]由于锑化镓暴露在空气中非常容易被氧化，生成GaO, SbO x等氧化物，会恶化界面态，影响器件性能。为了减小界面态，提升器件性能，引入了很多界面钝化方法，包括酸清洗、硫钝化、4等离子体处理、Si钝化、等离子体增强型原子层沉积(PEALD)生长栅介质等方法，通过这些界面钝化方法，锑化镓的界面有了较大的改善。但是，其界面质量不高，器件性能差。
【发明内容】
[0004]发明目的:为了克服现有技术中存在的不足，本发明提供为了满足锑化镓器件制备的需求，本发明的主要目的是提供一种具有界面钝化层的锑化镓基半导体器件及其制备方法。这种具有界面钝化层的半导体器件，栅介质内的体缺陷和栅介质/锑化镓界面陷阱得到大幅减小，介质质量更高，器件稳定性和电学性能更佳。
[0005]技术方案:为实现上述目的，本发明采用的技术方案为:一种具有界面钝化层的锑化镓基半导体器件，包括第一导电型杂质的锑化稼衬底(101)，所述第一导电型杂质的锑化稼衬底(101)的中部从下至上依次设置有栅介质(104)和栅极(105);而所述第一导电型杂质的锑化稼衬底(101)的其他部位从下至上依次设置有第二导电型杂质注入层
(102)、源极漏极(103);且所述栅介质(104)位于源极漏极(103)的中心，同时所述栅介质
(104)与源极漏极(103)之间有间隙；所述栅介质(104)和栅极(105)外侧均设置有一层以上的氟钝化界面钝化层。
[0006]一种基于权利要求1所述的具有界面钝化层的锑化镓基半导体器件的制备方法，包括以下步骤:
[0007]步骤一，对锑化镓衬底表面进行清洗，以去除表面沾污和自然氧化层；
[0008]步骤二，在衬底表面区域选择性的离子注入，退火激活，形成第二导电型杂质注入层，并在对应区域蒸镀源极、漏极接触金属；
[0009]步骤三，沉积栅介质，立即转移至等离子体腔内进行等离子体浴处理，形成界面钝化层；
[0010]步骤四，蒸镀栅金属并进行半导体器件后续工艺。
[0011]所述步骤一中，锑化镓衬底清洗包括有机溶液清洗和/或酸洗。
[0012]所述步骤二中，注入的离子为Si，Mg，Zn或者Be，经250°C _650°C条件下退火处理后，能够在η型锑化稼衬底上形成P型杂质注入层。
[0013]所述步骤三中，栅介质为厚度为1.0?20nm的Al2O3及HfO 2中的一种、多种或其复合物。
[0014]所述步骤三中，等离子体浴处理是将需要处理的基片置于等离子体环境中一定时间；等离子体腔为反应耦合等离子体腔，也可以是其它任何能产生等离子体的腔体；等离子体为CFjP O 2或者SF 6和O 2的混合等离子体。
[0015]所述步骤三可以根据具体情况与需求重复若干次。
[0016]优选的:所述酸洗采用质量百分浓度I %?36%的盐酸溶液浸泡1-10分钟，然后用去离子水反复冲洗干净，氮气吹干。
[0017]优选的:所述栅介质采用原子层沉积(ALD)或者分子束外延(MBE)生长。
[0018]优选的:所述CF4和O 2或者SF 6和O 2混合等离子体处理过程中，CF 4或SF 6流量为10?10sccm ;02流量为O?15sccm ;气压为10?150mTorr ;产生等离子体的功率为I?200W ;等离子体处理时间为I?15分钟。
[0019]有益效果:本发明提供的一种具有界面钝化层的锑化镓基半导体器件的制备方法，具有以下有益效果:
[0020]通过引入含有氟元素的等离子体对锑化稼半导体器件界面做钝化处理，形成若干个氟钝化界面层。经过氟钝化处理，形成更稳定的金属-氟键，栅介质内的体缺陷及栅介质/锑化稼界面陷阱被钝化，缺陷密度显著降低。反映到锑化稼基半导体器件上来，栅漏电、界面态密度减小。利用本发明，可以有效地降低锑化镓基MOS器件界面态密度，大幅提高锑化镓基MOSFET的电学性能。
[0021]本发明使用适量的CFjP O2或者SFjP O2混合等离子体对栅介质表面进行处理。本发明能有效钝化栅介质内的体缺陷和栅介质/锑化镓界面陷阱，提升介质质量，改善界面质量，从而制备出高性能的锑化镓基器件。
【附图说明】
[0022]图1为本发明实施例的一种典型的结构示意图；
[0023]图2为基于本发明实施例一种具有界面钝化层的锑化镓基半导体器件典型的制备工艺流程示意图，其中:
[0024]图2A为有机清洗和酸洗过后的锑化稼衬底(201);
[0025]图2B为沉积有A1203、S1^ Si 3N4离子注入保护层(202)的锑化稼衬底(201)。
[0026]图2C为光刻、显影之后，在衬底和保护层的层叠结构上特定位置形成的掩膜层(203)；
[0027]图2D为离子注入工艺流程示意图；
[0028]图2E为离子注入结束之后的退火激活，没有掩膜层覆盖的位置形成P型掺杂层(205);使用ICP或者RIE刻蚀掉离子注入保护层(202)之后，采用光刻、显影等工艺在源漏区域蒸镀欧姆接触电极(206)；
[0029]图2F为采用ALD或MBE生长的栅介质。
[0030]图2G为混合等离子体对介质钝化处理工艺；
[0031]图2H为钝化处理完成之后，蒸镀栅电极及其他后续工艺流程；
[0032]图3为本发明实例钝化处理和未做钝化处理样品X射线光电子能谱(XPS)；
[0033]图4为本发明实例锑化稼基半导体器件(pMOSFET)输出特性对比，经过氟钝化处理之后，输出特性有了极大的提升；
[0034]图5为本发明实例锑化稼基半导体器件(MOSCAP)有无氟钝化处理多频(500Hz?IMHz)电容-电压(C-V)曲线对比。
[0035]其中，101为锑化稼衬底，102为第二导电型杂质注入层，103为源极漏极，104为栅介质，105为栅极，201为机清洗和酸洗过后的锑化稼衬底，202为沉积有八1203、5102或Si 3N4离子注入的保护层，203为光刻、显影之后，在衬底和保护层的层叠结构上特定位置形成的掩膜层，204为Mg、S1、Be或者Zn离子中的一种，205为没有掩膜层覆盖的位置形成P型掺杂层，206为采用光刻、显影等工艺在源漏区域蒸镀欧姆接触电极，207为需要采用ALD或MBE生长的栅介质，208为CF^ SF 6，209为O2。
【具体实施方式】
[0036]下面结合附图对本发明作更进一步的说明。
[0037]一种具有界面钝化层的锑化镓基半导体器件，如图1所示，包括第一导电型杂质的锑化稼衬底(101)，所述第一导电型杂质的锑化稼衬底(101)的中部从下至上依次设置有栅介质(104)和栅极(105);而所述第一导电型杂质的锑化稼衬底(101)的其他部位从下至上依次设置有第二导电型杂质注入层(102)、源极漏极(103);且所述栅介质(104)位于源极漏极(103)的中心，同时所述栅介质(104)与源极漏极(103)之间有间隙；所述栅介质(104)和栅极(105)外侧均设置有一层以上的氟钝化界面钝化层。
[0038]一种基于权利要求1所述的具有界面钝化层的锑化镓基半导体器件的制备方法，包括以下步骤:
[0039]步骤一，对锑化镓衬底表面进行清洗，以去除表面沾污和自然氧化层；
[0040]步骤二，在衬底表面区域选择性的离子注入，退火激活，形成第二导电型杂质注入层，并在对应区域蒸镀源极、漏极接触金属；
[0041]步骤三，沉积栅介质，立即转移至等离子体腔内进行等离子体浴处理，形成界面钝化层；
[0042]步骤四，蒸镀栅金属并进行半导体器件后续工艺。
[0043]所述步骤一中，锑化镓衬底清洗包括有机溶液清洗和/或酸洗。
[0044]所述步骤二中，注入的离子为Si，Mg，Zn或者Be，经250°C _650°C条件下退火处理后，能够在η型锑化稼衬底上形成P型杂质注入层。
[0045]所述步骤三中，栅介质为厚度为1.0?20nm的Al2O3及HfO 2中的一种、多种或其复合物。
[0046]所述步骤三中，等离子体浴处理是将需要处理的基片置于等离子体环境中一定时间；等离子体腔为反应耦合等离子体腔，也可以是其它任何能产生等离子体的腔体；等离子体为CFjP O 2或者SF 6和O 2的混合等离子体。
[0047]所述步骤三可以根据具体情况与需求重复若干次。
[0048]所述酸洗采用质量百分浓度