形成金属-绝缘体-金属(mim)电容器结构的机理的制作方法

文档序号:8414064阅读:630来源:国知局
形成金属-绝缘体-金属(mim)电容器结构的机理的制作方法
【技术领域】
[0001]本发明总体涉及半导体领域,更具体地,涉及金属-绝缘体-金属(MIM)电容器及其形成方法。
【背景技术】
[0002]半导体器件用于诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过下列步骤制造半导体器件:在半导体衬底上方顺序地沉积绝缘或介电层、导电层和半导体材料层,然后使用光刻工艺来图案化各种材料层以在其上形成电路组件和元件。通常在单个半导体晶圆上制造很多集成电路,然后通过沿着划线在各集成电路之间进行切割来将晶圆上的各个管芯分割。各个管芯通常被单独封装,例如,采用多芯片模块封装或其他类型的封装。
[0003]半导体行业通过不断降低最小特征尺寸(这使得更多的组件集成在给定区域内)来不断提高各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成度。在一些应用中,这些较小的电子组件也需要比过去的封装占用较少面积的较小封装。
[0004]一种类型的电容器是金属-绝缘体-金属(MIM)电容器,其用于诸如嵌入式存储器和射频装置的混合信号装置和逻辑装置中。MIM电容器用于存储在各种半导体器件中的电荷。MIM电容器水平形成在半导体晶圆上,并且两个金属板之间夹设有与晶圆表面平行的介电层。然而,关于MIM电容器存在很多挑战。

【发明内容】

[0005]根据本发明的一个方面,提供了一种装置,包括:衬底;以及金属-绝缘体-金属(MIM)电容器,形成在衬底上,其中,MIM电容器包括:电容器顶部金属(CTM)层;电容器底部金属(CBM)层;和绝缘体,形成在CTM层和CBM层之间,其中,绝缘体包括绝缘层和第一高k介电层,并且第一高k介电层形成在CBM层和绝缘层之间或者形成在CTM层和绝缘层之间。
[0006]优选地,绝缘体还包括第二高k介电层。
[0007]优选地,第一高k介电层和第二高k介电层形成在绝缘层的相对两侧上。
[0008]优选地,第一高k介电层具有介于约4至约400范围内的相对介电常数。
[0009]优选地,第一高k介电层包括氧化钛(TixOy,X为实数以及y为实数)、氧化钽(TaxOy, X为实数以及y为实数)、氮氧化钛(TixOyNz,x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz,X为实数、y为实数以及z为实数)。
[0010]优选地,第一高k介电层的厚度介于约5埃至约50埃的范围内。
[0011]优选地,第一高k介电层的厚度、绝缘层的厚度和第二高k介电层的厚度的总厚度介于约17埃至约10010埃的范围内。
[0012]优选地,CBM层包括底部阻挡层、主金属层和顶部阻挡层,并且底部阻挡层和顶部阻挡层形成在主金属层的相对两侧上。
[0013]优选地,第一高k介电层形成在CBM层的顶部阻挡层和绝缘层之间。
[0014]优选地,底部阻挡层和顶部阻挡层分别包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。
[0015]优选地,主金属层包括铜(Cu)、铜合金、铝(Al)、铝(Al)合金、铜铝合金(AlCu)、钨(W)或钨(W)合金。
[0016]根据本发明的另一方面,提供了一种金属-绝缘体-金属电容器结构,包括:CBM层,形成在衬底上,其中,CBM层包括底部阻挡层、主金属层和顶部阻挡层;第一高k介电层,形成在CBM层上;绝缘层,形成在第一高k介电层上;第二高k介电层,形成在绝缘层上;以及CTM层,形成在第二高k介电层上,其中,CTM层包括底部阻挡层、主金属层和顶部阻挡层。
[0017]优选地,第一高k介电层和第二高k介电层分别包括氧化钛(TixOy,X为实数以及y为实数)、氧化钽(TaxOy,X为实数以及y为实数)、氮氧化钛(TixOyNz,x为实数、y为实数以及z为实数)或氮氧化钽(TaxOyNz,X为实数、y为实数以及z为实数)。
[0018]优选地,第一高k介电层具有介于约4至约400范围内的相对介电常数。
[0019]优选地,第一高k介电层具有介于约5埃至约50埃范围内的厚度。
[0020]优选地,绝缘层的厚度、第一高k介电层的厚度和第二高k介电层的厚度的总厚度介于约17埃至约10100埃的范围内。
[0021 ] 根据本发明的又一方面,提供了一种形成金属-绝缘体-金属电容器结构的方法,包括:提供衬底;在衬底上形成电容器底部金属(CBM)层,其中,CBM层包括底部阻挡层、主金属层和顶部阻挡层;在CBM层上形成第一高k介电层;在第一高k介电层上形成绝缘层;以及在绝缘层上形成电容器顶部金属(CTM)层。
[0022]优选地,在CBM层上形成第一高k介电层包括:处理CBM层的顶部阻挡层的表面。
[0023]优选地,通过等离子体离子化方法、微波表面下游离子化方法或熔炉/快速热退火(RTA)方法来实施处理CBM层的顶部阻挡层的表面。
[0024]优选地,形成CTM层之前还包括:在绝缘层上形成阻挡层;以及向阻挡层提供氧离子以在绝缘层上形成第二高k介电层。
【附图说明】
[0025]为了更全面地理解本公开及其优势,现将结合附图所进行的描述作为参考。
[0026]图1示出了根据本公开的一些实施例的半导体器件结构的截面图。
[0027]图2示出了根据本公开的一些实施例的金属-绝缘体-金属(MM)电容器结构的截面图。
[0028]图3A至图3C示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MM)电容器结构的各阶段的截面图。
[0029]图4A至图4E示出了根据本公开的一些实施例的形成金属-绝缘体-金属(MM)电容器结构的截面图。
[0030]图5示出了根据本公开的一些实施例的金属-绝缘体-金属(MM)电容器结构的截面图。
【具体实施方式】
[0031]下面详细讨论本公开的各实施例的制造和使用。然而,应该理解,在广泛地各种具体环境中可实现各种实施例。所讨论的具体实施例仅为说明性的,而不用于限制本公开的范围。
[0032]应当理解,以下公开提供了多种用于实现本公开的不同特征的不同实施例或实例。以下将描述组件和布置的特定实例以简化本发明。当然,这些仅是实例并且不旨在限制本公开。此外,在以下描述中,在第二工艺之前实施第一工艺可以包括第一工艺之后立即实施第二工艺的实施例,也可以包括可以在第一工艺和第二工艺之间实施附加工艺的实施例。为了简化和清楚,可以按照不同比例任意低绘制各种部件。此外,在以下描述中,在第二部件上方或上形成第一部件可包括第一和第二部件直接或间接接触的实施例。
[0033]描述了实施例的一些变化。在通篇各个视图和示例性实施例中,相同的参照数字用于表示相同的元件。应当理解,在方法之前、期间或之后可提供附加的操作,并且在方法的其他实施例中可代替或去除所描述的一些操作。
[0034]提供了形成金属-绝缘体-金属(MM)电容器结构的机理的实施例。图1示出了根据本公开的一些实施例的半导体器件结构100的截面图。半导体器件结构100包括金属-绝缘体-金属(MM)电容器结构150a。
[0035]如图1所示,提供了衬底102。衬底102包括MM区11和非MM区12。衬底102可由硅或其他半导体材料制成。可选地或额外地,衬底102可包括其他元素半导体材料,诸如,锗。在一些实施例中,衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中,衬底102由诸如硅锗、碳化硅锗、磷化砷镓或磷化铟镓的合金半导体制成。在一些实施例中,衬底102包括外延层。例如,衬底102具有覆盖块状半导体的外延层。
[0036]衬底102还可包括隔离部件104,诸如,浅沟槽隔离(STI)部件或局部硅氧化(LOCOS)部件。隔离部件可限定和隔离各种集成电路器件。集成电路器件,诸如,金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、P沟道和/或η沟道场效应晶体管(PFET/NFET)、二极管或其他合适的元件等的形成在衬底102内和/或上。
[0037]如图1所示,栅叠件106形成在衬底102上。栅叠件106包括栅极介电层108和形成在栅极介电层108上的栅电极层110。栅极介电层108由氧化硅、氮化硅或高介电常数材料(高k材料)制成。栅电极层110由多晶硅或金属材料制成。栅极间隔件112形成在栅叠件106的侧壁上。在一些实施例中,栅极间隔件112由氧化硅、氮化硅和/或氮氧化硅制成。
[0038]源极/漏极区114形成在衬底102中。层间介电(ILD)层116形成在衬底102上,并且接触结构118形成在ILD层116中。接触结构118形成在ILD层116中且与源极/漏极区114接触。接触结构118由诸如铜或铜合金的导电材料制成。
[0039]如图1所示,互连结构120形成在衬底102上方。在一些实施例中,包括金属线124和通孔126的互连结构120嵌入在金属间(MD)介电层122中。在一些实施例中,在后段制程(BEOL)工艺中形成互连结构120。金属线124和通孔126可由诸如铜(Cu)、铝(Al)、钨(W)或其他适用的材料的导电材料制成。在一些实施例中,金属线124和通孔1
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1