带静电保护结构的mosfet及其制备方法
【技术领域】
[0001]本发明属于半导体制造技术领域，具体涉及一种带静电保护结构的MOSFET及其制备方法。
【背景技术】
[0002]目前，功率 MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物场效应晶体管)被广泛应用于开关电路中。MOSFET的栅极与源漏极之间是通过较薄的绝缘的二氧化硅隔离的。如果没有静电保护结构，该二氧化硅容易被静电击穿而使MOSFET失效。现有技术是通过在栅源间加反偏的二极管以实现静电保护目的，使栅源既可以加一定的电压不漏电(漏电流微安级)，又可以在静电冲击时使二极管反向击穿放电。如图1所示，在外延层102表面之上生成多晶硅，在多晶硅里形成N型多晶硅1011与P型多晶硅1012构成二极管来做静电保护结构。该静电保护结构可以通过调节多晶硅的掺杂浓度，或做多对二极管来得到需要的栅源极间的耐压值。现有技术的不足之处在于多晶硅工艺增加了工艺流程的成本，且芯片需要增加多晶硅与源极金属接触区域，增加了芯片成本。
【发明内容】
[0003]本发明旨在至少解决现有技术中存在的技术问题之一。
[0004]为此，本发明的一个目的在于提出一种带静电保护结构的M0SFET。
[0005]本发明的另一目的在于提出一种带静电保护结构的MOSFET的制备方法。
[0006]为了实现上述目的，根据本发明一个方面的实施例的一种带静电保护结构的M0SFET,可以包括:衬底；位于所述衬底之上的第一导电类型的外延层；位于外延层中的源区和位于外延层中或外延层上的栅结构；位于所述外延层之上的介质层，所述介质层中具有彼此相邻的源接触孔和栅接触孔；与所述源区相连的源极金属层，所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述外延层接触；与所述栅结构相连的栅极金属层，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述外延层接触；第一阱区，所述第一阱区位于所述源接触孔下方的外延层中，所述第一阱区为与第一导电类型相反的第二导电类型；第二阱区，所述第二阱区位于所述栅接触孔下方的外延层中，所述第二阱区为第二导电类型。
[0007]根据本发明实施例的带静电保护结构的M0SFET，利用在栅极金属层和源极金属层下方的外延层中的PN结二极管构成静电保护结构，相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，结构更加简单，节约了芯片面积，降低了制造成本。
[0008]另外，根据本发明实施例的带静电保护结构的MOSFET还可以具有如下附加技术特征:
[0009]在本发明的一个实施例中，还包括:第三阱区，所述第三阱区位于所述源接触孔与所述第一阱区之间，所述第三阱区为第一导电类型。
[0010]在本发明的一个实施例中，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。
[0011]在本发明的一个实施例中，还包括:第四阱区，所述第四阱区位于所述源接触孔与所述第二阱区之间，所述第四阱区为第一导电类型。
[0012]在本发明的一个实施例中，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。
[0013]在本发明的一个实施例中，所述MOSFET为垂直结构的VM0SFET。
[0014]根据本发明另一方面的实施例的带静电保护结构的MOSFET的制备方法，可以包括:提供衬底；在所述衬底上形成第一导电类型的外延层；形成源区和栅结构；在所述外延层中形成彼此相邻的第二导电类型的第一阱区和第二阱区；在所述外延层上形成介质层，并在所述介质层中与第一阱区对应的位置形成源极接触孔，在所述介质层中与第二阱区对应的位置形成栅极接触孔；形成源极金属层和栅极金属层，所述源极金属层与所述源区相连，且所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述第一阱区接触，所述栅极金属层与所述栅结构相连，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述第二阱区接触。
[0015]根据本发明实施例的带静电保护结构的MOSFET的制备方法，利用在栅极金属层和源极金属层下方的外延层中形成PN结二极管构成了静电保护结构，相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，结构更加简单，节约了芯片面积，降低了制造成本。
[0016]另外，根据本发明实施例的带静电保护结构的MOSFET的制备方法还可以具有如下附加技术特征:
[0017]在本发明的一个实施例中，还包括:在形成所述第一阱区之后、形成所述源极金属层之前，在预设所述源接触孔位置与所述第一阱区之间形成第一导电类型的第三阱区。
[0018]在本发明的一个实施例中，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。
[0019]在本发明的一个实施例中，还包括:在形成所述第二阱区之后、形成所述栅极金属层之前，在预设所述源接触孔位置与所述第二阱区之间形成第一导电类型的第四阱区。
[0020]在本发明的一个实施例中，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。
[0021]在本发明的一个实施例中，所述MOSFET为垂直结构的VM0SFET。
[0022]本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0023]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0024]图1是现有的在多晶硅层中形成静电保护结构的MOSFET的结构示意图；
[0025]图2是本发明第一实施例的带静电保护结构的MOSFET的结构示意图；
[0026]图3是本发明实施例的带静电保护结构的MOSFET的工作原理图；
[0027]图4是本发明第二实施例的带静电保护结构的MOSFET的结构示意图；
[0028]图5是本发明第三实施例的带静电保护结构的MOSFET的结构示意图；
[0029]图6是本发明实施例的带静电保护结构的MOSFET的制备方法的流程图；
[0030]图7a_图7g是本发明实施例的带静电保护结构的MOSFET的制备方法的详细过程示意图。
【具体实施方式】
[0031]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0032]图2是本发明第一实施例的带静电保护结构的MOSFET的结构示意图。如图2所示，该带静电保护结构的MOSFET可以包括:衬底1、位于衬底I之上的第一导电类型的外延层2、位于外延层2中的源区S、位于外延层2之中或者之上的栅结构G、位于外延层2之上的介质层3和介质层3的源接触孔31和栅接触孔32、源极金属层4、栅极金属层5、第一阱区6和第二阱区7。其中:外延层2为第一导电类型。介质层3中的源接触孔31和栅接触孔32彼此相邻。源极金属层4与源区S相连。源极金属层4的至少一部分形成在介质层3之上，且该部分源极金属层4通过源接触孔31与外延层2接触。栅极金属层5与栅结构G相连。栅极金属层5的至少一部分形成在介质层3之上，且该部分栅极金属层5通过栅接触孔32与外延层2接触。第一阱区6位于源接触孔31下方的外延层2中。第一阱区6为与第一导电类型相反的第二导电类型，这意味着第一阱区6和外延层2的导电类型相反。第二阱区7位于栅接触孔32下方的外延层2中，第二阱区7为第二导电类型，这意味着第一