半导体器件的鳍结构的制作方法
【技术领域】
[0001]本发明涉及集成电路制造，更具体地，涉及具有鳍结构的半导体器件。
【背景技术】
[0002]由于半导体工业已经进入追求更高器件密度、更高性能和更低成本的纳米技术工艺节点，在制造和设计方面面临的挑战已经引起诸如鳍式场效应晶体管(FinFET)的三维设计的发展。典型的FinFET制造为具有通过例如蚀刻掉衬底的硅层的部分而形成的从衬底延伸的薄的垂直“鳍”(或鳍结构)。FinFET的沟道在该垂直鳍中形成。栅极配置(例如，环绕)在鳍上方。在沟道的两侧均具有栅极允许栅极从两侧控制沟道。此外，利用选择性生长硅锗(SiGe)的FinFET的源极/漏极(S/D)部分中的应变材料可用以提高载流子迁移率。
[0003]然而，在互补金属氧化物半导体(CMOS)制造中实现这样的特征和工艺仍面临挑战。例如，鳍结构的不均匀组分分布导致诸如增大的漏电流的FinFET特性的波动，从而降低器件性能。随着栅极长度和器件之间的间距减小，这些问题会恶化。
【发明内容】
[0004]根据本发明的一方面提供了一种鳍式场效应晶体管(FinFET)，包括:包括主要表面的衬底；从所述主要表面突出的鳍结构；以及覆盖所述第二基本垂直部分的栅极结构。所述鳍结构包括:上部，包括具有第一晶格常数的第一半导体材料，其中，所述上部包括具有第一宽度的第一基本垂直部分和位于所述第一基本垂直部分上方的具有小于所述第一宽度的第二宽度的第二基本垂直部分；以及下部，包括具有小于所述第一晶格常数的第二晶格常数的第二半导体材料，其中，所述下部的顶面具有小于所述第一宽度的第三宽度。
[0005]在该FinFET中，所述上部还包括位于所述第一基本垂直部分和所述第二基本垂直部分之间的第一锥形部分。
[0006]在该FinFET中，所述上部还包括位于所述第二基本垂直部分上方的第二锥形部分。
[0007]在该FinFET中，所述第二宽度与所述第一宽度的比率为从约0.3至约0.5。
[0008]在该FinFET中，所述第三宽度与所述第一宽度的比率为从约0.85至约0.95。
[0009]在该FinFET中，所述第一半导体材料包括Ge、SiGe或SiGeB。
[0010]在该FinFET中，所述第二半导体材料包括S1、SiGe或SiGeB。
[0011]根据本发明的另一方面提供了一种鳍式场效应晶体管(FinFET)，包括:包括主要表面的衬底；从所述主要表面突出的鳍结构；围绕所述鳍结构的隔离结构，其中，所述隔离结构的第二顶面等于或高于所述第一顶面；以及覆盖所述第二基本垂直部分的栅极结构。所述鳍结构包括:上部，包括具有第一晶格常数的第一半导体材料，其中，所述上部包括具有第一宽度的第一基本垂直部分和位于所述第一基本垂直部分上方的具有小于所述第一宽度的第二宽度的第二基本垂直部分；以及下部，包括具有小于所述第一晶格常数的第二晶格常数的第二半导体材料，其中，所述下部的第一顶面具有小于所述第一宽度的第三宽度。
[0012]在该FinFET中，所述上部还包括位于所述第一基本垂直部分和所述第二基本垂直部分之间的第一锥形部分。
[0013]在该FinFET中，所述上部还包括位于所述第二基本垂直部分上方的第二锥形部分。
[0014]在该FinFET中，所述第二宽度与所述第一宽度的比率为从约0.3至约0.5。
[0015]在该FinFET中，所述第三宽度与所述第一宽度的比率为从约0.85至约0.95。
[0016]在该FinFET中，所述第一半导体材料包括Ge、SiGe或SiGeB。
[0017]在该FinFET中，所述第二半导体材料包括S1、SiGe或SiGeB。
[0018]在该FinFET中，所述第一顶面和所述第二顶面之间的距离为从约Onm至约5nm。
[0019]根据本发明的又一方面提供了一种制造鳍式场效应晶体管的方法，包括:提供衬底；形成从所述衬底的主要表面突出的半导体鳍，所述半导体鳍包括具有第一晶格常数的第一半导体材料；形成围绕所述半导体鳍的浅沟槽隔离(STI)区；使所述半导体鳍的部分凹进以形成鳍凹槽，借此，所述半导体鳍的剩余部分形成鳍结构的下部；外延生长具有大于所述第一晶格常数的第二晶格常数的第二半导体材料以填充所述鳍凹槽；使所述STI区的部分凹进以露出所述第二半导体材料的部分；以及对所述第二半导体材料的露出部分实施高压氧化(HPO)工艺以形成所述鳍结构的上部。
[0020]在该方法中，还包括:在对所述第二半导体材料的所述露出部分实施高压氧化(HPO)工艺的步骤之前，形成覆盖所述第二半导体材料的所述露出部分的牺牲氧化物层。
[0021]在该方法中，在约300°C至约700°C的温度情况下实施步骤:对所述第二半导体材料的所述露出部分实施高压氧化(HPO)工艺以形成所述鳍结构的上部。
[0022]在该方法中，在约Iatm至约25atm的压力情况下实施步骤:对所述第二半导体材料的所述露出部分实施高压氧化(HPO)工艺以形成所述鳍结构的上部。
[0023]在该方法中，将O2作为反应气体来实施步骤:对所述第二半导体材料的所述露出部分实施高压氧化(HPO)工艺以形成所述鳍结构的上部。
【附图说明】
[0024]当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘出并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0025]图1为示出根据本发明的各个方面制造半导体器件的方法的流程图；
[0026]图2根据本发明的各个方面示出了包括鳍结构的半导体器件的俯视图；以及
[0027]图3至图13是根据本发明的各个实施例的处于制造的各个阶段的半导体器件的截面图。
【具体实施方式】
[0028]应该理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0029]参照图1，示出了根据本发明的各个方面制造半导体器件的方法100的流程图。方法100开始于步骤102，在此步骤中提供衬底。方法100继续进行至步骤104，在此步骤中形成从衬底的主要表面突出的半导体鳍，该半导体鳍包括具有第一晶格常数的第一半导体材料。方法100继续进行至步骤106，在此步骤中形成围绕半导体鳍的浅沟槽隔离(STI)区。
[0030]方法100继续进行至步骤108，在此步骤中使半导体鳍的部分凹进以形成鳍凹槽，由此，半导体鳍的剩余部分形成鳍结构的下部。方法100继续进行到步骤110，在此步骤中外延生长具有大于第一晶格常数的第二晶格常数的第二半导体材料以填充鳍凹槽。方法100继续进行至步骤112，在此步骤中使STI区的部分凹进以露出第二半导体材料的部分。
[0031]方法100继续进行至步骤114，在此步骤中对第二半导体材料的露出部分实施高压氧化(HPO)工艺以形成鳍结构的上部。以下讨论示出了可以根据图1的方法100制造的半导体器件的实施例。
[0032]图2根据本发明的各个方面示出了包括鳍结构220的半导体器件200的俯视图。图3至图13是根据本发明的各个实施例的处于制造的各个阶段的半导体器件200沿着图2的线a-a截取的截面图。如在本发明中采用的，术语半导体器件200指的是鳍式场效应晶体管(FinFET)并且此后称为FinFET 200。FinFET 200指的是任何基于鳍的多栅极晶体管。其他晶体管结构和类似结构在本发明的考虑范围内。FinFET 200可以包括在微处理器、存储单元和/或其他集成电路(IC)中。
[0033]应该注意，图1的方法不产生完整的FinFET 200。可以使用互补金属氧化物半导体(CMOS)技术处理制造完整的FinFET 200。因此，应该理解，在图1的方法100之前、期间和之后可以提供额外的工艺，并且在此仅简要描述一些其他工艺。而且，为了更好地理解本发明的概念，简化了图1至图13。例如，虽然附图示出了 FinFET 200，但应该理解，该IC可以包括多个其他器件(包括电阻器、电容器、电感器、熔断器等)。
[0034]图2示出了使用图1中的步骤制造的FinFET 200。为了进行说明，FinFET 200包括鳍结构220和穿过鳍结构220的沟道部分的栅极结构230。在一些实施例中，鳍结构220包括上部220u(实线)和下部2201 (虚线)。为了进行说明，FinFET 200包括两个鳍。在一些实施例中，FinFET 200可以包括少于或多于两个鳍,例如,一个鳍或三个鳍。
[0035]如图3和图1中的步骤102所示，提供了衬底202。在一个实施例中，衬底202包括半导体衬底(例如，S1、SiGe或SiGeB)。在可选实施例中，衬底202包括绝缘体上硅(SOI)结构。根据设计需求(例如，P型衬底或η型衬底)，