一种绝缘体上硅衬底及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种绝缘体上硅(SOI)衬底及其制造方法。
【背景技术】
[0002]在半导体技术领域中，与制备于体硅衬底上的晶体管相比，制备于绝缘体上硅(SOI)衬底之上的晶体管(例如MOSFET)，尤其对于应用于射频开关与调频、功率放大与管理等方面的晶体管而言，具有更优异的性能。
[0003]为了满足各自的性能要求，不同类型的晶体管需要采用不同的源极、漏极以及阱区工艺，因此，对SOI衬底中位于埋入式氧化层(BOX)之上的单晶硅衬底的厚度要求也不同。
[0004]在现有技术中，由于在单一的SOI衬底中，位于BOX之上的单晶硅薄膜衬底的厚度在各个区域是相同的。然而，不同类型晶体管器件由于其自身器件性能和结构的要求不同，需要分别在不同单晶硅薄膜厚度的SOI硅片上制备，然后将这些不同类型的晶体管进行芯片级封装，以最终获得满足实际需要的半导体器件。
[0005]根据上述方法制备的半导体器件，相对于在单一衬底上制备的半导体器件而言，往往封装成本较高，且尺寸较大。此外，相对于单一衬底上的器件，该半导体器件的性能往往也会受到一定影响。因此，为解决现有技术中的上述问题，有必要提出一种新的绝缘体上硅(SOI)衬底及其制造方法。
【发明内容】
[0006]针对现有技术的不足，本发明提出一种新的绝缘体上硅(SOI)衬底及其制造方法，在该SOI衬底中，位于BOX之上的单晶硅衬底在不同区域具有不同的厚度。
[0007]本发明实施例一提供一种绝缘体上硅衬底的制造方法，所述方法包括:
[0008]步骤SlOl:提供第一半导体衬底，在所述第一半导体衬底的第一表面形成位于第一区域的岛状绝缘层；
[0009]步骤S102:形成覆盖所述岛状绝缘层以及所述第一半导体衬底的第一表面的其他区域的硅外延层；
[0010]步骤S103:通过刻蚀在所述硅外延层内形成位于所述岛状绝缘层上方的沟槽，暴露出所述岛状绝缘层；
[0011]步骤S104:在所述第一半导体衬底的第一表面形成覆盖所述岛状绝缘层以及所述硅外延层的第一绝缘粘接层，在所述第一半导体衬底的第一表面接合作为承载衬底的第二半导体衬底。
[0012]可选地，在所述步骤SlOl中，形成所述岛状绝缘层的方法包括:
[0013]在所述第一半导体衬底的第一表面形成氧化物层；
[0014]在所述氧化物层的表面形成位于所述第一半导体衬底的第一区域的第一硬掩膜层；
[0015]利用所述第一硬掩膜层进行刻蚀，去除所述氧化物层位于所述第一半导体衬底的第一区域以外的部分；
[0016]去除所述第一硬掩膜层。
[0017]可选地，在所述步骤S102中，所述硅外延层与所述第一半导体衬底的材料相同。
[0018]可选地，在所述步骤S103中，所述刻蚀采用光学对准的方法进行。
[0019]可选地，所述步骤S103包括:
[0020]在所述硅外延层的表面形成在所述岛状绝缘层的上方具有开口的第二硬掩膜层；
[0021]利用所述第二硬掩膜层进行刻蚀，去除所述硅外延层位于所述第二硬掩膜层的开口位置的部分，以形成沟槽；
[0022]去除所述第二硬掩膜层。
[0023]可选地，所述步骤S104包括:
[0024]步骤S1041:在所述第一半导体衬底的第一表面形成覆盖所述岛状绝缘层以及所述娃外延层的第一绝缘粘接层；
[0025]步骤S1042:提供第二半导体衬底，在所述第二半导体衬底的第一表面上形成第二绝缘粘接层；
[0026]步骤S1043:将所述第一半导体衬底与所述第二半导体衬底通过所述第一绝缘粘接层与所述第二绝缘粘接层接合，以形成绝缘体上硅衬底。
[0027]可选地，在所述步骤S1042与所述步骤S1043之间还包括:对所述第一绝缘粘接层进行平坦化的步骤。
[0028]可选地，所述岛状绝缘层、所述第一绝缘粘接层和所述第二绝缘粘接层的材料相同。
[0029]可选地，在所述步骤S104之后还包括步骤S105:
[0030]从所述第一半导体衬底的第二表面对所述第一半导体衬底进行减薄处理；其中，第二表面是与第一表面相对的表面。
[0031]可选地，在所述步骤SlOl中，在形成所述岛状绝缘层之前，在所述第一半导体衬底内形成减薄停止层；在所述步骤S105中，所述减薄处理停止于所述减薄停止层的上方，或者所述减薄处理将所述减薄停止层一并去除。
[0032]可选地，形成所述减薄停止层的方法包括:
[0033]在所述第一半导体衬底的第一表面形成第一牺牲层；
[0034]从所述第一半导体衬底的第一表面对所述第一半导体衬底进行氢离子注入以形成作为所述减薄停止层的离子注入层。
[0035]可选地，在形成所述离子注入层的步骤之后还包括:对所述第一半导体衬底进行退火处理的步骤。
[0036]可选地，在所述步骤S105之后还包括步骤S106:对所述第一半导体衬底进行倒角处理。
[0037]本发明实施例二提供一种绝缘体上硅衬底，包括第一半导体衬底、第二半导体衬底以及位于所述第一半导体衬底与所述第二半导体衬底之间的埋入式绝缘层，其中，所述第一半导体衬底用于形成半导体器件，所述第二半导体衬底作为承载衬底，所述第一半导体衬底在至少一个区域的厚度小于其他区域的厚度。
[0038]可选地，所述第二半导体衬底在各个区域的厚度相同，所述埋入式绝缘层在所述至少一个区域延伸入所述第一半导体衬底。
[0039]可选地，所述埋入式绝缘层包括位于所述第一半导体衬底内的岛状绝缘层、覆盖所述第一半导体衬底的第一表面与所述岛状绝缘层的第一绝缘粘接层、以及覆盖所述第二半导体衬底的第一表面的第二绝缘粘接层。
[0040]本发明的绝缘体上硅衬底的制造方法，可以制备位于BOX之上的第一半导体衬底在不同区域具有不同厚度的SOI衬底，有利于减小半导体器件的尺寸，提高半导体器件的性能，并降低封装成本。本发明的绝缘体上硅衬底，同样具有上述优点。
【附图说明】
[0041]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0042]附图中:
[0043]图1A至图1G为本发明实施例一的一种SOI衬底的制造方法的相关步骤形成的图形的示意性剖视图；
[0044]图2为本发明实施例一的一种SOI衬底的制造方法的一种示意性流程图；
[0045]图3为本发明实施例二的一种SOI衬底的示意性剖视图。
【具体实施方式】
[0046]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进