用于三维集成电路的方法和装置的制造方法
【技术领域】
[0001]本发明涉及集成电路，更具体地，涉及三维集成电路(3DIC)。
【背景技术】
[0002]集成电路技术的开发一直集中于改进给定芯片或晶圆面积内的各种电子组件(例如，晶体管、电容器、二极管、电阻器、电感器等)的集成度。各种改进已经包括最小组件尺寸的减小，从而允许更多组件被集成到半导体管芯或晶圆上。这些二维(2D)集成度的改进受到器件的高宽比、管芯的尺寸、技术节点的设计规则等的物理限制。
[0003]三维集成电路(3DIC)用于解决2D集成电路的一些局限性。多个管芯垂直地堆叠在单个封装件内并且彼此电连接。衬底通孔(TSV)通常用在堆叠的晶圆/管芯封装结构中以连接各晶圆或各管芯。TSV是完全穿过半导体衬底的垂直开口并且填充有导电材料以提供堆叠的晶圆或管芯之间的连接。与2D集成电路中的集成电路的总互连长度相比，3DIC中的集成电路的总互连长度减小。
【发明内容】
[0004]根据本发明的一个方面，提供了一种标准单元，包括:第一叠层，包括第一单元；以及第二叠层，包括第二单元和第三单元；其中，第二叠层位于第一叠层之上；和第三单元包括第一 ILV以将第一叠层中的第一单元连接至第二叠层中的第二单元。
[0005]优选地，第三单元还包括第二 ILV，第一 ILV和第二 ILV沿着第一方向延伸。
[0006]优选地，第一叠层还包括第四单元，第二叠层还包括第五单元，第三单元的第二ILV被布置为连接第一叠层的第四单元和第二叠层的第五单元。
[0007]优选地，第三单元还包括与第一 ILV和第二 ILV连接的电路块。
[0008]优选地，电路块包括标准单元库中的至少一个单元或知识产权(IP)块。
[0009]优选地，第一叠层中的第一单元被布置为通过第一 ILV、电路块和第二 ILV电连接至第二叠层中的第二单元。
[0010]优选地，第三单元还包括连接至第三单元中的第一 ILV的导线和导电通孔。
[0011]优选地，第三单元还包括用作备用ILV的第二 ILV。
[0012]优选地，第二叠层还包括第四单元，第四单元包括备用ILV。
[0013]根据本发明的另一方面，提供了一种标准单元，包括:第一单元，位于第一叠层中；以及第二单元和第三单元，位于第一叠层之上的第二叠层中；其中，第三单元包括第一ILV、第二 ILV和块部；块部与第一 ILV和第二 ILV电连接；第一 ILV包括第一端口和位于第一端口之上的第二端口 ；第二 ILV包括第三端口和位于第三端口之上的第四端口 ；第一单元电连接至第一 ILV的第一端口 ；和第二单元电连接至第二 ILV的第四端口。
[0014]优选地，第一 ILV和第二 ILV沿着第一方向延伸。
[0015]优选地，第一叠层还包括第四单元，第二叠层还包括第五单元，第三单元包括第三ILV，第三ILV被布置为连接第一叠层的第四单元和第二叠层的第五单元。
[0016]优选地，块部包括标准单元库中的至少一个单元或知识产权(IP)块。
[0017]优选地，第三单元还包括连接至第一 ILV和第二 ILV中的至少一个的导线和导电通孔。
[0018]优选地，第三单元还包括用作备用ILV的第三ILV。
[0019]优选地，第二叠层还包括第四单元，第四单元包括备用ILV。
[0020]根据本发明的又一方面，提供了一种使用处理器来配置集成电路布局的方法，包括:使用处理器在原理图或网表中识别第一互连路径，第一互连路径将第一叠层中的第一单元连接至位于第一叠层之上的第二叠层中的第二单元；使用处理器在第二叠层中布置第三单元，第三单元包括第一 ILV ;使用处理器对相应的第一叠层和第二叠层中的金属线和导电通孔进行布线以通过第三单元的第一 ILV将第一单元连接至第二单元；基于布局，生成指令集，指令集用于产生掩模以及用于制造集成电路；将指令集存储在机器可读永久存储介质中。
[0021]优选地，该方法还包括:在第二叠层中布置备用单元，备用单元包括用于ECO目的的第一备用ILV。
[0022]优选地，第二叠层中的第三单元包括用作备用ILV以用于ECO目的的第二 ILV。
[0023]优选地，第三单元包括连接至第三单元的第一 ILV的导线和导电通孔。
【附图说明】
[0024]在附图中，通过实例示出了一个或多个实施例，但是不限于此，其中，贯穿附图，具有相同参考标号的元件表示相同的元件。应该强调，根据工业中的标准实践，各个部件可以不按比例绘制，并且仅用于说明的目的。实际上，为了清楚的讨论，图中的各个部件的尺寸可以任何地增大或减小。
[0025]图1是根据一些实施例的三维集成电路100的截面图。
[0026]图2A是根据一些实施例的单元200A的三维立体图。
[0027]图2B是根据一些实施例的单元200B的三维立体图。
[0028]图3是根据一些实施例的单元300的三维立体图。
[0029]图4是根据一些实施例的单元400的三维立体图。
[0030]图5是根据一些实施例的连接3DIC的堆叠管芯中的相应单元的方法的流程图500。
[0031]图6示出了根据一些实施例的处理系统600。
【具体实施方式】
[0032]下面详细地讨论了本发明的各个实施例的制造和使用。然而，应该理解，实施例提供了许多可以体现在各种具体上下文中的适用的发明创新。讨论的具体实施例仅是说明性的，并且不限制本发明的范围。
[0033]示例性实施例的描述旨在结合附图进行阅读，附图被认为是整个书面说明书的部分。在说明书中，诸如“下部”、“上部”、“水平的”、“垂直的”、“之上”、“之下”、“向上”、“向下”、“顶部”和“底部”及其衍生词(例如，“水平地”、“向下地”、“向上地”等)应该被解释为指的是在讨论的图中描述或示出的方位。这些相对术语是为了方便描述的目的而不要求装置以特定方位构造或操作。除非另有明确描述，关于附接、连接等(诸如“连接”和“互连”)的术语指的是结构之间彼此直接或通过中间结构间接地固定或附接的关系。
[0034]一些实施例具有以下部件和/或优势的一个或组合。一种装置包括第一叠层和第二叠层。第二叠层位于第一叠层之上。第一叠层包括第一单元。第二叠层包括第二单元和第三单元。第三单元包括第一层间通孔(ILV)以将第一叠层中的第一单元连接至第二叠层中的第二单元。第三单元还包括第二 ILV，第一 ILV和第二 ILV沿着第一方面延伸。第一叠层还包括第四单元。第二叠层还包括第五单元。第三单元的第二 ILV布置为连接第一叠层的第四单元与第二叠层的第五单元。在一些实施例中，第二叠层还包括备用单元，备用单元包括用于工程变更命令(ECO)目的的备用ILV。
[0035]图1是根据一些实施例的三维集成电路(3DIC) 100的截面图。为了简化，3DIC 100仅包括必要的组件以用于说明的目的。在图1中，多个金属层和通孔层重叠。3DIC 100包括第一叠层(tier) 110和堆叠在第一叠层110上的第二叠层120。第一叠层110包括衬底112和金属化层114。第二