一种像素结构、阵列基板及其制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种像素结构、阵列基板及其制造方法。
【背景技术】
[0002]目前，薄膜晶体管(Thin Film Transistor，TFT)面板一般采用列翻转、z翻转等驱动方式进行驱动，这些驱动方式都会带来串扰等问题，严重影响显示效果。
[0003]具体原因结合图1 (a)和图1 (b)进行解释:如图1 (a)所示为一个像素结构的俯视图，主要示出栅线101、像素电极102、数据线103。图1(b)为图1(a)中在A-A处的截面图，包括:基底104、公共电极105、栅绝缘层106、数据线103、钝化层107和像素电极102。结合该截面图可知，数据线103与像素电极102之间的距离应该是相等的，进而，形成的侧向电容也是相等的，这样才能保证最小程度的减少串扰现象。
[0004]但是，在工艺制造的过程中，很容易因为工艺偏差，例如:掩膜板对位不准确，而导致数据线与像素电极之间的水平距离不相等，从而导致形成的侧向电容不相等，而侧向电容的大小对串扰的影响比较敏感。因此，很容易导致串扰现象的发生。
【发明内容】
[0005]本发明实施例提供一种像素结构、阵列基板及其制造方法，用以解决现有技术中存在由于数据线与像素电极的对位偏差形成不等的侧向电容而导致的产生串扰的问题。
[0006]本发明实施例采用以下技术方案:
[0007]一种像素结构，包括:
[0008]数据线；
[0009]位于所述数据线之上的钝化层；
[0010]位于所述钝化层之上的像素电极和辅助电极，且相邻的两个所述像素电极的投影分别位于所述数据线的两侧，所述辅助电极设置在相邻的两个所述像素电极之间，并且通过钝化层过孔与所述数据线连接，其中，所述辅助电极与分布在所述辅助电极两侧的像素电极之间的距离相等。
[0011 ] 优选地，该像素结构还包括:
[0012]位于所述数据线下方的覆盖整个基板的栅绝缘层；
[0013]位于所述栅绝缘层下方的图案化的公共电极，其中，所述公共电极与所述像素电极在垂直基底方向上的投影重合；
[0014]位于所述公共电极下方的基底。
[0015]优选地，所述辅助电极在垂直基底方向上的投影与所述数据线部分交叠或全部交叠。
[0016]一种阵列基板，包括所述的像素结构。
[0017]一种阵列基板的制造方法，包括:
[0018]在栅绝缘层之上形成图案化的数据线；
[0019]在所述数据线之上形成钝化层；
[0020]在所述钝化层中形成位于所述数据线的上方的钝化层过孔；
[0021 ] 在所述钝化层之上形成像素电极和辅助电极，其中，相邻的两个所述像素电极在垂直基底方向上的投影分别位于所述数据线的两侧，所述辅助电极设置在相邻的两个所述像素电极之间，并且通过所述钝化层过孔与所述数据线连接，所述辅助电极与分布在所述辅助电极两侧的像素电极之间的距离相等。
[0022]优选地，在栅绝缘层之上形成图案化的数据线之前，所述方法还包括:
[0023]提供一基底；
[0024]在所述基底之上形成图案化的公共电极；
[0025]在所述公共电极之上形成覆盖整个基板的栅绝缘层。
[0026]优选地，所述辅助电极在垂直基底方向上的投影与所述数据线部分交叠或全部交置。
[0027]在本发明实施例中，不关心数据线是否对位准确，只需在形成像素电极的同时形成位于数据线上方的、且通过钝化层过孔与数据线相连的辅助电极即可，该辅助电极除了与数据线相连之外，还分别与两侧的像素电极的距离相等。从而，辅助电极与像素电极直接形成了起主导作用的两个相等电容，数据线与像素电极直接形成的两个电容相对较小，进而，数据线与像素电极之间形成的侧向电容主要为辅助电极与像素电极直接形成的电容，无论数据线与像素电极直接形成的两个电容是否相等，都不会影响数据线与像素电极的两个侧向电容，而且，由于辅助电极与像素电极直接形成的电容相等，因此，数据线与像素电极的两个侧向电容相等，减少了串扰现象的发生，在一定程度上提高了阵列基板在后续使用过程中的显示品质。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1 (a)为【背景技术】所述的像素结构的俯视图；
[0030]图1 (b)为图1 (a)中在A-A处的截面图；
[0031]图2为本发明实施例提供的一种像素结构的局部示意图；
[0032]图3为本发明实施例提供的一种阵列基板的制造方法的流程示意图；
[0033]图4(a)-图4(g)为本发明所涉及的阵列基板的制造工艺流程图；
[0034]图5(a)和5(b)分别为利用正性光刻胶和负性光刻胶的掩膜板示意图。
【具体实施方式】
[0035]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0036]在本发明实施例中，考虑到在形成数据线的时候，由于对位偏离预设的位置，而导致形成的数据线对位不准确，以至于后续形成的位于数据线上方，且分布在两侧的像素电极与数据线的距离不相等，进而导致形成的侧向电容不相等，容易造成串扰现象。为此，本发明实施例不关心数据线是否对位准确，只需在形成像素电极的同时形成位于数据线上方的、且通过钝化层过孔与数据线相连的辅助电极即可，该辅助电极除了与数据线相连之外，还分别与两侧的像素电极的距离相等。从而，辅助电极与像素电极直接形成了起主导作用的两个相等电容，数据线与像素电极直接形成的两个电容相对较小，进而，数据线与像素电极之间形成的侧向电容主要为辅助电极与像素电极直接形成的电容，无论数据线与像素电极直接形成的两个电容是否相等，都不会影响数据线与像素电极的两个侧向电容，而且，由于辅助电极与像素电极直接形成的电容相等，因此，数据线与像素电极的两个侧向电容相等，减少了串扰现象的发生，在一定程度上提高了阵列基板在后续使用过程中的显示品质。
[0037]下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
[0038]如图2所示，为本发明实施例提供的一种像素结构的示意图，该像素结构主要包括：
[0039]数据线201 ；
[0040]位于所述数据线201之上的钝化层202 ；
[0041]位于所述钝化层202之上的像素电极203和辅助电极204，且相邻的两个所述像素电极203的投影分别位于所述数据线201的两侧，所述辅助电极204设置在相邻的两个所述像素电极之间，并且通过钝化层过孔205与所述数据线201连接，其中，所述辅助电极204与分布在辅助电极204两侧的像素电极203之间的距离相等。
[0042]通过上述方案，在钝化层202之上设置辅助电极204，该辅助电极204通过钝化层过孔205与数据线201连接，且辅助电极204与分布在两侧的像素电极203之间的距离相等，从而，保证了像素电极203与辅助电极204(也可以理解为是像素电极203与数据线201之间的电容）之间的电容Cpl与Cp2相等，而且，由于数据线201与两侧的像素电极203之间形成的电容Cpl '与Cp2 '相对于Cpl与Cp2而言较小，因此，数据线201与分别位于两侧的像素电极203之间的侧向电容分别近似等于Cpl、Cp2，而Cpl = Cp2，从而，数据线201与分别位于两侧的像素电极之间的侧向电容近似相等，能够改善由于侧向电容不相等导致的串扰现象。
[0043]优选地，该像素结构还包括：
[0044]位于所述数据线201下方的覆盖整个基板的栅绝缘层206 ;位于所述栅绝缘层206下方的图案化的公共电极207，其中，所述公共电极207与所述像素电极203在垂直基底方向上的投影重合；位于所述公共电极207下方的基底208。
[0045]优选地，所述辅助电极204在垂直基底方向上的投影与所述数据线201部分交叠或全部交叠。
[0046]由于对位偏差而导致数据线201与两侧的像素电极203的距离不等，从而导致侧向电容不等，造成串扰现象。而本发明通过在数据线201上方设置辅助电极204，同时，辅助电极204通过钝化层过孔205与数据线201连接为一体，进而，辅助电极204与两侧的像素电极203之间的电容亦即数据线201与两侧的像素电极203之间的电容的一部分。但是，为了保证设置在数据线201上方的辅助电极204能够与数据线201连接，辅助电极204在垂直基底方向上的投影与所述数据线201部分交叠或全部交叠，从而，保证