用于形成具有不同鳍高度的finfet的方法
【技术领域】
[0001]本发明总体涉及半导体技术领域，更具体的，涉及用于形成具有不同鳍高度的FINFET的方法。
【背景技术】
[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体产业已经历了快速的发展。在大多数情况下，这种集成度的提高源自最小部件尺寸的不断减小，这允许更多的组件被集成在给定的区域内。然而，更小的部件尺寸可以导致更多的漏电流。近来，由于对更小电子器件需求的增长，因此需要降低半导体器件中的漏电流。
[0003]所谓的鳍式场效应晶体管(FinFET)器件变得日益流行。利用称为“鳍”的较薄的鳍状结构(从衬底延伸出)制造FinFET器件，并且在鳍上方(例如，环绕)提供栅极。鳍结构由半导体材料(通常为硅)制成，并且如果用作晶体管，则鳍结构具有形成在其内部的电流沟道。因为栅极在三侧上环绕沟道区，所以FinFET提供了具有较小临界尺寸的优异的沟道控制。
【发明内容】
[0004]为解决现有技术中的问题，本发明提供了一种半导体器件，包括:第一鳍，由第一隔离结构部分地环绕，并且伸出穿过所述第一隔离结构的顶面；以及第二鳍，由第二隔离结构部分地环绕，并且伸出穿过所述第二隔离结构的顶面，其中，所述第一隔离结构的顶面高于所述第二隔离结构的顶面，从而使所述第二鳍的高度高于所述第一鳍的高度，并且所述第二隔离结构的掺杂剂浓度大于所述第一隔离结构的掺杂剂浓度。
[0005]在上述半导体器件中，其中，所述第二隔离结构包括至少一种掺杂剂，所述至少一种掺杂剂不包括在所述第一隔离结构中。
[0006]在上述半导体器件中，其中，所述第二隔离结构包括至少一种掺杂剂，所述至少一种掺杂剂不包括在所述第一隔离结构中；所述至少一种掺杂剂包括As、P、B、BF2、Ar、Sb、Ge、Se、N、C、H或它们的组合。
[0007]在上述半导体器件中，其中，所述第一鳍和所述第二鳍分别伸出穿过所述第一隔离结构和所述第二隔离结构的顶面，并且第一鳍和所述第二鳍的高度的差值在约5nm至约50nm的范围内。
[0008]在上述半导体器件中，其中，所述第一隔离结构与所述第二隔离结构包括相同的掺杂剂。
[0009]在上述半导体器件中，其中，所述第一隔离结构与所述第二隔离结构包括相同的掺杂剂；还包括:横跨所述第一鳍和所述第二鳍的栅极结构。
[0010]根据本发明的另一个方面，提供了一种用于形成半导体器件的方法，包括:在衬底中形成多个隔离结构，其中:通过第一隔离结构部分地环绕第一鳍；以及通过第二隔离结构部分地环绕第二鳍；对所述第二隔离结构实施第一注入工艺；对所述第一隔离结构和所述第二隔离结构实施第二注入工艺；以及对所述第一隔离结构和所述第二隔离结构实施凹槽形成工艺。
[0011 ] 在上述方法中，其中，所述第一注入工艺包括掺杂第一掺杂剂，所述第一掺杂剂选自 As、P、B、BF2、Ar、Sb、Ge、Se、N、C、H 和它们的组合。
[0012]在上述方法中，其中，所述第二注入工艺包括掺杂第二掺杂剂，所述第二掺杂剂选自B、BF2、Ge、P、As、N和它们的组合。
[0013]在上述方法中，其中，所述第二注入工艺包括掺杂第二掺杂剂，所述第二掺杂剂选自B、BF2、Ge、P、As、N和它们的组合；所述第一掺杂剂与所述第二掺杂剂不同。
[0014]在上述方法中，其中，所述第一注入工艺包括以介于2E13cm_2至约IEHcnT2范围内的剂量注入第一掺杂剂。
[0015]在上述方法中，还包括:在实施所述第一注入工艺之前，形成覆盖所述第一隔离结构的图案化的光敏层。
[0016]在上述方法中，还包括:在实施所述第二注入工艺之前，去除所述图案化的光敏层。
[0017]在上述方法中，还包括:在实施所述第一注入工艺之前，形成覆盖所述第一鳍和所述第二鳍的硬掩模。
[0018]在上述方法中，还包括:在实施所述第一注入工艺之前，形成覆盖所述第一鳍和所述第二鳍的硬掩模；还包括:在实施所述第二注入工艺之前，去除所述硬掩模。
[0019]根据本发明的又一个方面，提供了一种用于形成半导体器件的方法，包括:获取其上具有多个第一鳍结构和多个第二鳍结构的衬底；形成环绕所述多个第一鳍结构的多个第一隔离结构和环绕所述多个第二鳍结构的多个第二隔离结构；在所述衬底上方形成图案化的掩模层，其中，所述图案化的掩模层覆盖所述多个第一隔离结构且露出所述多个第二隔离结构；穿过所述图案化的掩模层实施第一注入工艺，以将第一掺杂剂注入所述多个第二隔离结构；去除所述图案化的掩模层；实施第二注入工艺以将第二掺杂剂注入所述多个第一隔离结构和所述多个第二隔离结构；对所述多个第一隔离结构和所述多个第二隔离结构实施凹槽形成工艺，以露出所述多个第一鳍结构和所述多个第二鳍结构的一部分。
[0020]在上述方法中，还包括:在实施所述第一注入工艺之前，形成覆盖所述多个第一鳍结构和所述多个第二鳍结构的另一个图案化的掩模层。
[0021]在上述方法中，还包括:在实施所述第一注入工艺之后，实施退火工艺。
[0022]在上述方法中，其中，所述凹槽形成工艺包括化学氧化物去除。
[0023]在上述方法中，其中，在所述凹槽形成工艺期间，所述多个第二隔离结构的蚀刻速率高于所述多个第一隔离结构的蚀刻速率。
【附图说明】
[0024]为了更完全地理解本发明及其优势，现结合附图来参考以下描述，其中:
[0025]图1是根据一些实施例的示出了用于形成FinFET器件的方法的流程图。
[0026]图2A至图1lA和图2B至图1lB分别是根据各个实施例的在制造FinFET器件的中间阶段的透视图和截面图。
[0027]图12和图13是根据一些实施例的在制造FinFET器件的中间阶段的截面图。
【具体实施方式】
[0028]以下详细论述了本发明实施例的制造和使用。然而，应该理解，实施例可以体现在各种具体环境中。所论述的具体实施例仅是说明性的，且不用于限制本发明的范围。
[0029]应当理解，为了实施本发明的不同特征，以下公开内容提供了许多不同的实施例或实例。在下面描述部件和布置的特定实例以简化本发明。当然这些仅仅是实例且并不用于限定。此外，在下面的描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，并且也可以包括可以在第一工艺和第二工艺之间实施额外工艺的实施例。为了简明和清楚，可以以不同比例任意绘制各个部件。此外，在说明书中，在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接或间接接触的方式形成的实施例。
[0030]本文描述了实施例的一些变化例。在各个视图和示例性实施例中，相似的参考标号用于表示相似的元件。应当理解，可以在方法之前、期间、和之后提供额外的步骤，并且对于方法的其他实施例，可以代替或删除所描述的一些步骤。
[0031]本文提供了用于形成半导体器件的方法的实施例。还应当注意的是，本发明呈现了多栅极晶体管或鳍式多栅极晶体管(本文中称为FinFET器件)的形式的实施例。FinFET器件可以是双栅极器件、三栅极器件和/或其他配置。FinFET器件可以包括在诸如微处理机、存储器件和/或其他IC的IC中。