包括嵌入式控制器裸芯的半导体器件和其制造方法
【专利说明】
【背景技术】
[0001]便携式消费电子产品的强劲增长需要促进了对高容量存储装置的需求。诸如闪存存储卡的非易失性半导体存储器装置正变得越来越广泛用于满足对数字信息存储和交换的日益增长的需要。它们的便携性、多用些和稳定的设计、以及其高可靠性和大容量已经使得这种存储器器件理想地用于各种电子设备，包括例如，数码相机、数字音乐播放器、视频游戏机、PDA和蜂窝电话。
[0002]虽然已知了多种封装体配置，但是通常闪存存储卡可以制造为系统级封装体(SiP)或多芯片模块(MCM)，其中，在小足印基板上安装和互连多个裸芯。该基板通常可以包括刚性的介电基底，其具有在一面或两面上蚀刻的导电层。在裸芯和(一个或多个)导电层之间形成电连接，且(一个或多个)导电层提供用于将裸芯连接到主机设备的电引线结构。一旦完成了在裸芯和基板之间的电连接，则通常该装配件被包封在提供保护性包装的模塑化合物内。
[0003]图1和图2中示出了传统半导体封装体20的剖面侧视图和俯视图(在图2中没有示出模塑化合物)。典型的封装体包括附着到基板26的多个半导体裸芯，诸如闪存裸芯22和控制器裸芯24。在裸芯制造工艺期间，可以在半导体裸芯22、24上形成多个裸芯键合垫28。类似地，可以在基板26上形成多个接触垫30。裸芯22可以被附着在基板26上，然后裸芯24可以被安装在裸芯22上。然后，可以通过在相应的裸芯键合垫28和接触垫30对之间附着引线键合体32来将所有裸芯电耦合到基板。一旦完成了所有电连接，则可以在模塑化合物34中包封这些裸芯和引线键合体，以密封该封装体并保护这些裸芯和引线键合体。
[0004]为了最高效地使用封装体足印，已知上下堆叠半导体裸芯，无论是完全彼此重叠还是带有偏移地重叠，如图1和2所示。在偏移配置中，一个裸芯被堆叠在另一裸芯的顶上使得下方裸芯的键合垫被暴露。偏移配置提供方便地接近在堆叠中的每个半导体裸芯上的键合垫的优点。虽然在图1中的堆叠中示出了两个半导体裸芯，但是已知在堆叠中提供更多存储器裸芯，诸如例如四个或八个半导体裸芯。
[0005]为了增加半导体封装体中的存储器容量、同时维持或减少该封装体的总体尺寸，存储器裸芯的尺寸相比于封装体的总体尺寸已经变大。如此，存储器裸芯的足印通常几乎与基板的足印一样大。
[0006]控制器裸芯24通常小于半导体裸芯22。因此，控制器裸芯24被传统地置于半导体裸芯堆叠的顶上。该配置具有某些缺点。例如，难以形成从控制器裸芯上的裸芯键合垫向下到基板的大量引线键合体。已知在控制器裸芯下方提供插入体或重分配层，使得形成从控制器裸芯到插入体的引线键合体，且然后从插入体向下到基板的引线键合体。另外，从控制器裸芯到基板的引线键合体的相对长的长度减慢了半导体器件的操作。已知将控制器裸芯直接安装到基板的顶上，但是这则呈现了难以将更大存储器裸芯安装到控制器裸芯的顶上。
【附图说明】
[0007]图1是传统半导体封装体的剖面侧视图。
[0008]图2是传统基板和引线键合的半导体裸芯的俯视图。
[0009]图3是根据本发明的实施例的半导体器件的整体制造工艺的流程图。
[0010]图4是在制造工艺中在一个步骤的根据本技术的半导体器件的透视图。
[0011]图5是在制造工艺中在另一个步骤的根据本技术的半导体器件的透视图。
[0012]图6是在制造工艺中在另一个步骤的根据本技术的半导体器件的透视图。
[0013]图7是示出根据本公开的实施例的步骤209的另外的细节的流程图。
[0014]图8是在制造工艺中在另一个步骤的根据本技术的半导体器件的透视图。
[0015]图9是在制造工艺中在另一个步骤的根据本技术的半导体器件的透视图。
[0016]图10是根据本技术的一个可选实施例的半导体器件的透视图。
[0017]图11是在制造工艺中在另一个步骤的根据该可选实施例的半导体器件的透视图。
[0018]图12是在制造工艺中在另一个步骤的根据图9的实施例的半导体器件的透视图。
[0019]图13和14是根据图11所示的可选实施例的半导体器件的透视图。
[0020]图15和16是根据图11所示的另一可选实施例的半导体器件的透视图。
[0021]图17是在制造工艺中在另一个步骤的根据图12-16的任一实施例的半导体器件的透视图。
[0022]图18是在制造工艺中在另一个步骤的根据图17的半导体器件的透视图。
[0023]图19是在制造工艺中在另一个步骤的根据图18的半导体器件的透视图。
【具体实施方式】
[0024]以下将参考图3到19来描述本技术，本技术在实施例中涉及包括基板的表面内安装的控制器裸芯的半导体器件。要理解，本发明可以按许多不同的形式来实施，且不应该被限制为在此阐述的实施例。而是，提供这些实施例以便本公开将充分和完整，且充分地向本领域技术人员传达该发明。确实，本发明旨在覆盖这些实施例的替换、修改和等同物，这些都被包括在由所附权利要求所限定的本发明的范围和精神中。另外，在本发明的以下详细描述中，阐述大量具体细节以便提供对本发明的全面了解。但是，本领域技术人员将清楚，可以不用这种具体细节来实践本发明。
[0025]在此可能使用的术语“顶部”和“底部”、“上方”和“下方”和“垂直”和“水平”仅用于举例和图示目的，且不旨在限制本发明的描述，所引用的项目可以在位置和方向上交换。而且，如在此使用的，对于给定的应用，术语“基本上”、“近似”和/或“大约”意味着所指定的尺度或参数可以在可接受的制造容许量内变换。在一个实施例中，该可接受制造容许量为 ±0.25%。
[0026]将参考图3的流程图和图4到19的透视图和侧视图来说明本发明的实施例。虽然图4到19每个示出了单个器件100、或其一部分，但是要理解，该器件100可以与基板面板上的多个其他封装体100 —起被批处理，以实现规模经济。基板面板上的封装体100的行和列的数量可以改变。
[0027]基板面板以多个基板102开始(再次，在图4到19中示出一个这样的基板)。基板102可以是各种不同的芯片承载介质，其包括印刷电路板(PCB)、引线框架或带自动键合(TAB)带。在基板102是PCB的情况下，基板可以由具有顶部导电层105和底部导电层107的核心103形成，如图4所示。核心103可以由诸如例如聚酰亚胺薄片、包括FR4和FR5的环氧树脂、双马来酰亚胺-三嗪(BT)等的各种介电材料形成。虽然不是本发明所必要的，但是该核心可以具有在40微米(μπι)到200 μπι之间的厚度，虽然在替换实施例中该核心的厚度可以在该范围之外变化。在可选实施例中，该核心103可以是陶瓷或有机的。
[0028]围绕核心的导电层105、107可以由铜或铜合金、镀铜或镀铜合金、合金42(42Fe/58Ni)、镀铜钢或已知用于在基板面板上使用的其他金属和材料形成。导电层可以具有大约12ym到18 μ m的厚度，尽管在可选实施例中