一种沟槽式分栅功率器件及其制造方法
【技术领域】
[0001]本发明属于半导体功率器件技术领域，具体涉及一种半导体功率器件及其制造方法。
【背景技术】
[0002]随着微电子技术的不断发展，半导体功率器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。现在的半导体功率器件主要有平面型功率器件和沟槽式功率器件等类型。
[0003]沟槽式功率器件因为采用了垂直的沟道，沟道的侧壁可以制作控制栅，其所占用面积比平面型功率器件小，可以进一步提高器件的面积，并有效减少导通电阻、降低驱动电压，因此沟槽式功率器件成为追求超低通态漏源电阻性能的优选结构。但是沟槽式功率器件的缺点是其栅极和漏极的重合面积比较大，导致栅极寄生电容增大，这使得沟槽式功率器件在导通和关闭时的功耗上升。为了降低沟槽式功率器件栅极与漏极之间的寄生电容，专利号为6，882，004 B2的美国专利提出了一种沟槽式分栅功率器件的制造方法，其工艺过程为:
首先，如图1a所示，在半导体衬底101内形成器件的凹槽区域103，接着在凹槽区域103内形成场氧化层104，场氧化层104比如为二氧化娃。再淀积氮化娃105作为填充介质，并对氮化硅105进行刻蚀，使得氮化硅105的表面低于半导体衬底101的硅层102的表面。然后对场氧化层104进行刻蚀。
[0004]接下来，如图1b所示，在暴露的凹槽区域103的表面形成栅氧化层106，栅氧化层106比如为氧化硅。接着，在凹槽区域103内填充多晶硅材料107，并对多晶硅材料107进行回刻。然后，对栅氧化层106进行刻蚀。
[0005]接下来，如图1c所示，剥除剩余的氮化硅105，然后形成一层绝缘氧化物108，绝缘氧化物108覆盖栅氧化层106和场氧化层104。
[0006]接下来，如图1d所示，淀积一层多晶硅材料109，然后对多晶硅材料109和绝缘氧化物108进行刻蚀，然后再进行多晶硅材料110的淀积和刻蚀。
[0007]最后，形成器件的源区，并形成金属接触和钝化结构，该工艺是业界所熟知的。
[0008]美国专利6，882，004 B2中提出的沟槽式分栅功率器件可以使得栅极与漏极之间的寄生电容得到降低。但是其制造工艺过程复杂，而且分栅凹槽所占的截面面积较大，增加了器件的导通电阻和功耗。
【发明内容】
[0009]有鉴于此，本发明的目的在于提出一种沟槽式分栅功率器件的制造方法及沟槽式分栅功率器件，以降低沟槽式分栅功率器件的制造工艺，并降低沟槽式功率器件的导通电阻和功耗。
[0010]为达到本发明的上述目的，本发明提出了一种沟槽式功率器件的制造方法，包括:
步骤一:在第一种掺杂类型的漏区之上形成第一种掺杂类型的衬底外延层，之后在所述衬底外延层之上形成硬掩膜层；
步骤二:进行第一道光刻工艺，之后进行刻蚀并在所述衬底外延层内形成控制栅凹槽，所述控制栅凹槽包括三部分:芯片中心区控制栅及分栅部分、芯片边缘区控制栅接触部分和芯片边缘区分栅接触部分，所述芯片边缘区控制栅接触部分和所述芯片边缘区分栅接触部分的凹槽宽度大于所述芯片中心区控制栅及分栅部分的凹槽宽度，所述芯片边缘区控制栅接触部分的凹槽长度小于所述芯片边缘区分栅接触部分的凹槽长度；
步骤三:覆盖所述控制栅凹槽的表面依次形成第一层绝缘薄膜和第一层导电薄膜并对所述第一层导电薄膜和所述第一层绝缘薄膜进行刻蚀，在所述控制栅凹槽的两侧形成控制栅；
步骤四:淀积第二层绝缘薄膜并对所述第二层绝缘膜进行刻蚀，形成覆盖所述控制栅的绝缘薄膜侧墙，并将所述控制栅凹槽底部的所述衬底外延层部分暴露出来；
步骤五:沿着所述绝缘薄膜侧墙对暴露出的所述控制栅凹槽底部的所述衬底外延层部分进行刻蚀以形成分栅凹槽；
步骤六:刻蚀掉所述绝缘薄膜侧墙和所述硬掩膜层，之后覆盖所形成结构的表面形成第三层绝缘薄膜；
步骤七:淀积第二层导电薄膜并回刻，在所述分栅凹槽内形成分栅；
步骤八:进行第二种掺杂类型的离子注入，在所述衬底外延层内形成沟道区，所述沟道区的底部位于步骤二所述控制栅凹槽的底部；
步骤九:进行第二道光刻工艺，之后进行第一种掺杂类型的离子注入，在所述衬底外延层内形成源区；
步骤十:淀积第四层绝缘薄膜，之后进行第三道光刻工艺形成接触孔的图形，之后进行刻蚀形成接触孔，之后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤十一:进行第四道光刻工艺，并对步骤十中所述金属层进行刻蚀以形成源电极、控制栅电极和分栅电极，之后进行钝化层的淀积、图形转移和刻蚀。
[0011]进一步的，本发明所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材质。
[0012]进一步的，本发明所述第二层绝缘薄膜的材质为氮化硅。
[0013]进一步的，本发明所述第三层绝缘薄膜和第四层绝缘薄膜的材质分别为氧化硅。
[0014]进一步的，本发明所述控制栅为多晶硅栅或者金属栅。
[0015]进一步的，本发明所述第二层导电薄膜的材质为掺杂的多晶硅。
[0016]进一步的，本发明所述第一种掺杂类型为η型掺杂，所述第二种掺杂类型为P型掺杂；或者所述第一种掺杂类型为P型掺杂，所述第二种掺杂类型为η型掺杂。
[0017]由本发明的沟槽式功率器件的制造方法制造得到的沟槽式分栅功率器件，包括终端区和元胞区，所述元胞区为多个分栅功率晶体管的阵列结构；
所述分栅功率晶体管包括在半导体衬底的底部设有第一种掺杂类型的漏区，该漏区上部设有第一种掺杂类型的衬底外延层； 所述衬底外延层内设有凹陷在所述衬底外延层内的分栅凹槽和控制栅凹槽，所述分栅凹槽位于所述控制栅凹槽下部并且所述分栅凹槽的开口宽度小于所述控制栅凹槽的开口宽度；
所述控制栅凹槽的两侧分别设有栅介质层和控制栅；
覆盖所述控制栅和分栅凹槽的表面设有绝缘介质层；
覆盖所述绝缘介质层设有分栅，所述分栅填满所述分栅凹槽并且在所述控制栅凹槽内将所述控制栅隔离；
所述控制栅两侧的衬底外延层内设有第二种掺杂类型的垂直方向的沟道区；
所述沟道区的顶部设有第一种掺杂类型的源区；
覆盖所述源区、控制栅和分栅设有层间绝缘介质层；
所述元胞区包括中心区控制栅及分栅部分、边缘区控制栅接触部分和边缘区分栅接触部分，所述中心区控制栅及分栅部分的分栅功率晶体管，其控制栅和分栅被所述层间绝缘介质层覆盖，其漏区位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区控制栅接触部分的分栅功率晶体管，其漏区和分栅被所述层间绝缘介质层覆盖，其控制栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区分栅接触部分的分栅功率晶体管，其漏区和控制栅被所述层间绝缘介质层覆盖，其分栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层。